搜索资源列表
-
1下载：
用VHDL语言设计一个数字秒表：
1、 秒表的计时范围是0秒~59分59.99秒，显示的最长时间为59分59秒。
2、 计时精度为10MS。
3、 复位开关可以随时使用，按下一次复位开关，计时器清零。
4、 具有开始/停止功能，按一下开关，计时器开始计时，再按一下，停止计时。系统设计分为几大部分，包括控制模块、时基分频模块、计时模块和显示模块等。其中，计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由四个十进制计数器和两个六进制计数器构成，其中毫秒位、十毫秒位、秒位和
-
-
0下载：
四位十进制频率计设计
包含测频控制器（TESTCTL），4位锁存器(REG4B)，十进制计数器（CNT10）的原程序(vhd)，波形文件(wmf ),包装后的元件(bsf)。顶层原理图文件（Block1.bdf）和波形。
,Four decimal frequency meter measuring frequency controller design includes (TESTCTL), 4 bit latch (REG4B), decimal counter (CNT10) of t
-
-
0下载：
VHDL程序来让蜂鸣器发出音乐的声音
这种电路设计要分好几个模块
主要思路是用ROM记录乐谱
然后用分频器分频
还有就是用计数器读取乐谱
另外还可以扩展 使其显示音符
这是一个做好了的 就是ROM没填谱,VHDL procedures are in place to allow the voice of music The buzzer sounded a circuit design that several sub-modules to the ma
-
-
0下载：
FPGA tlc082０采样控制 高精度测频 ＬＥＤ键盘显示 ＶＨＤｌ 调试与ＥＰ１Ｃ３-FPGA vhdl ADC LED keyboard frequency counter test
-
-
0下载：
以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计，采用在一定时间内对数字脉冲计数的方法，可直接测量TTL电平的数字脉冲信号的频率、周期和脉宽。其他一些信号可经过信号预处理电路变换后测量。
量程：1Hz～999999Hz
输入信号：（1）TTL电平数字脉冲信号；（2）方波/正弦波，幅度0.5~5V
显示：七段数码管显示频率（Hz）和周期/脉宽（us）
控制：两个拨码开关切换三种工作模式：测频率，测周期，测脉宽-Frequency Counter realize
-
-
0下载：
a simple implementation of a frequency meter with
the BCD-counter and the 7-segment LED display
-
-
0下载：
计数器，用VHDL实现，先6分频，再10分频，24分频，同时可做万年历-Counter, using VHDL realization frequency first 6 hours, 10 minutes and then the frequency, frequency of 24 minutes, at the same time to do calendar
-
-
0下载：
用VHDL语言实现的计时器，最大计时为24小时，计时精度为1ms，设有复位和暂停功能，使用的晶振频率为50Hz。-VHDL language implementation of the timer with a maximum time of 24 hours, timing accuracy of 1ms, with reset, and pause functions, using the crystal oscillator frequency is 50Hz.
-
-
0下载：
VHDL经典设计 十进制 VHDL 频率计-VHDL classic design metric VHDL frequency counter
-
-
0下载：
当年本科时的毕业设计，信号发生器和频率计-The time of the year undergraduate graduate design, signal generator and frequency counter
-
-
0下载：
基于FPGA的数字电子钟设计，系统总程序由分频模块、“时分秒”计数器模块、数据选择模块、报时模块、动态扫描显示和译码模块组成。得到一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外有校时、校分和整点报时功能，并通过数码管驱动电路显示计时结果。-FPGA-based design of digital electronic clock, the system program by the total frequency modul
-
-
0下载：
4位自动换挡数字频率计设计
1、 由一个4位十进制数码管（含小数点）显示结果；
2、 测量范围为1Hz~9999KHz；
3、 能自动根据7位十进制的结果，自动选择有效数据的高4位进行动态显示（即量程自动转换），小数点表示是千位，即KHz；
4、 为检测设计正确与否，应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。
-4 automatic transmission design a digital frequency meter, by a 4
-
-
0下载：
这是一个从零计数到9999在归零的vhdl程序，程序不复杂，对于理解分频原理，数码管显示原理有很大的帮助-This is a count from zero to zero in the vhdl program in 9999, the program is not complicated, the principle for understanding the frequency, digital display of great help to the principle
-
-
0下载：
四位10进制VHDL频率计设计说明
四位频率计的结构包括一个测频率控制信号发生器、四个十进制计数器和一个十六位锁存器（本例中所测频率超过测频范围时有警示灯）。-Four 10-digit frequency counter VHDL design descr iption of the structure of the four frequency meter includes a measuring frequency control signal generator, four deci
-
-
0下载：
此程序为fpga的频率计vhdl程序,功能是可以检测到输入信号的频率并且通过八位数码管显示-This procedure is the frequency counter vhdl fpga program function is to detect the frequency of the input signal and the digital display by eight
-
-
0下载：
自己编的一个频率计，verilog语言写的，用数码管显示方波的频率，测量量程是0.1hz~9999999hz，测方波的稳定性极高。-Their series a frequency counter, verilog language written with the digital display of the square wave frequency, measurement range is 0.1hz ~ 9999999hz, high stability of the square w
-
-
0下载：
vhdl 语言 用计数器实现分频 N分频器的设计-frequency counter vhdl language
-
-
0下载：
基于FPGA的频率计设计。通过FPGA运用、 HDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ，利用QUARTUS II集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。-Frequency counter FPGA-based design. By using FPGA, VHDL programming, the use of FPGA (fi
-
-
0下载：
这是使用VHDL语言编写的频率计数器源码。包含了各个模块以及主函数。-This is the source of the frequency counter using VHDL language. Contains various modules and the main function.
-
-
0下载：
频率计vhdl代码，采用max plus -Frequency counter vhdl code using max plus II
-
