CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - H.264 Decoder

搜索资源列表

  1. nova_latest.tar

    0下载:
  2. VERILOG source code of a H.264 baseline decoder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:937.99kb
    • 提供者:FRANCISCO JOSE
  1. Cabad

    0下载:
  2. MPEG-4/AVC - H.264 CABAC decoder written in VHDL and synthesis on a Virtex 5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:13.34kb
    • 提供者:Me
  1. optimization-of-H.-264

    0下载:
  2. 本文描述了基于TMS320DM642 DSP 多媒体平台的H. 264 解码器的实现和优化。简单介绍了该解码器的 硬件平台之后,讲述了移植解码器的过程,包括将基于PC 的H. 264 解码程序DSP 化 随后介绍了针对各解码模块的 优化方法。实验结果表明:与原始的H. 264 解码器(JM74) 相比,该解码器提高了运行速度,可以进行实时应用。-This paper describes the implementation and optimization of H. 264 decod
  3. 所属分类:DSP program

    • 发布日期:2017-03-23
    • 文件大小:308.51kb
    • 提供者:黄伟
  1. nova_latest

    0下载:
  2. h.264完整的解码器,用verilog实现,属于opencores-h.264 full decoder, implemented by verilog, one of opencores
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:873.67kb
    • 提供者:salvary
  1. bluespec-h264_latest.tar

    1下载:
  2. H.264硬件视频解码,采用verilog代码设计,支持1.5M时钟下30bps的QCIF分辨率的实时视频解码-H. 264 hardware video decoder, use verilog code design, support under 1.5 M clock 30 BPS QCIF resolution of real-time video decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-09
    • 文件大小:16.08mb
    • 提供者:YUKAI ZHANG
搜珍网 www.dssz.com