基于FPGA的数字电子钟设计，系统总程序由分频模块、“时分秒”计数器模块、数据选择模块、报时模块、动态扫描显示和译码模块组成。得到一个将“时”、“分”、“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外有校时、校分和整点报时功能，并通过数码管驱动电路显示计时结果。-FPGA-based design of digital electronic clock, the system program by the total frequency modul

将48M时钟信号分频为1Khz信号，并由dig（2：0）输出。因为实验板的七段译码显示器均公用同一数据线，所以必须提供一个较快的扫描信号（由于人的视觉停留，这个扫描信号必须要大于20hz，系统设计中用的是1Khz）通过扫描将选手号和抢答倒计时和答题倒计时显示分时显示在不同的七段译码显示器上，此系统中用dig（2：0）三位通过3_8译码器分时选3个七段译码显示器。-48M clock signal divider 1Khz signal by the output of the dig (2:0)

LED点阵书写屏系统，在控制器的管理下，LED点阵模块显示屏工作在点亮模式下；当光笔触及LED点阵模块表面时，先由光笔检测触及位置处LED点的扫描微亮以获取其行列坐标，再依据功能需求决定该坐标处的LED是否点亮至人眼可见的显示状态-LED dot matrix screen writing system in the control of the management, display LED dot matrix module lighting mode When light strokes

基于单片机开发设计单列LED显示模块，以时移控制LED输出内容，通过人眼的视觉暂留效应，在LED转动区域产生一个扇形视觉平面，从而达到在该视觉平面上传达信息的作用，实现广告信息显示。系统可通过232通讯接口更新显示内容。 -Based on MCU development and design single LED display module to the time shift control LED output by the human eye persistence of visio