CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - Machine l

搜索资源列表

  1. automachine

    1下载:
  2. 自动售货机 l 设计要求: 1.机器有一个投币孔,每次只能投入一枚硬币,但可以连续投入多枚硬币。机器能识别的硬币金额为1元,5角和1角。顾客可选择的饮料价格有1元,1元5角,2元三种。每次只能售出1瓶饮料。 2.购买饮料时先选择饮料价格再投币,当投入的硬币总金额达到或超过饮料价格后,机器发出指示信号并拒收继续投入的硬币。顾客投币后,按动确定键,机器将发出饮料和找零硬币,若所投金额不足,则发出欠资信号指示。在欠资情况下,顾客可以继续投币购买,也可按取消键,机器将退出所投入的全部金额。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1365
    • 提供者:zy
  1. Roland_CASIMIR

    0下载:
  2. Les progrès réalisés en matière d électronique de puissance, de circuits de commande et en automatique ont contribué à l utilisation grandissante des machines asynchrones dans les systèmes d entraî nements électriques. Le recours aux machin
  3. 所属分类:SCM

    • 发布日期:2017-05-10
    • 文件大小:2124371
    • 提供者:lakhdar
  1. verilog

    1下载:
  2. 介绍了一种硬件控制的自动数据采集系统的设计方法,包括数字系统自顶向下 (1DP—DOwN)的设计思路,Vernog}Ⅱ)L对系统硬件的描述和状态机的设计-Introduced a hardware-controlled automated data acquisition system design, including digital systems from top to bottom (1DP-DOwN) design ideas, Vernog} Ⅱ) L of the system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:209996
    • 提供者:郭天然
  1. DCC-_based-_ARM-JTAG-debugger

    0下载:
  2. 本文详细介绍了基于DCC和JTAG的删硬件仿真调试器的研究与设计 过程。该硬件仿真调试器除了具有下载、断点、单步运行、连续运行、读写内存区域和对寄存器操作等基本调试功能外,还有通过使能DCC通道,来进行快速对目标机内存读写的功能。因为读写内存是调试过程中最常用的功能,这样就大大地提高了调试的效率。文中,首先对嵌入式系统开发和嵌入式调试器进行了全面的介绍。然后对当前嵌入式调试中应用最为广泛的JTAG技术和删中的 JTAG原理作了详细介绍。接着对删片上调试原理进行了深入分析。最后, 深入阐述了L锄b
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-05-10
    • 文件大小:2104517
    • 提供者:李立
  1. Embeded-system--Openocd-

    0下载:
  2. 摘要:在以Openocd为调试代理的基础上·研究一种嵌入式源码级编译调试开发平台,并在多目标机上实现;该开发平台以Eclipse 为调试前端。实现了与通用远程调试器GDB的无缝集成,并以Openoed作为调试代理,可以通过JTAG接口实现对目标机上目标程序的 源代码调试l阐述了基于Openoed的嵌入式软件源码级交叉调试技术,讨论了宿主机/目标机开发模式中源码级调试的原理和方法。-Abstract: In the Openocd the basis for the commissioni
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-29
    • 文件大小:334257
    • 提供者:李立
  1. Interactive-state-machine

    0下载:
  2. 交互状态机建模,交互状态机能够使用通过公共寄存器通信的独立的a l w a y s语句进行描述。 示的两个交互进程的状态图, T X是一个发送器, M P是一个微处理器。如果进程T X不忙,进 程M P将要发送的数据放置在数据总线上,然后向进程T X发送信号L o a d T X,通知其装载数据 并开始发送数据。进程T X在数据传送期间设置T X B u s y表明其处于忙状态,不能从进程M P接 收任何进一步的数据。-Interactive state machine mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3877
    • 提供者:小模子
搜珍网 www.dssz.com