CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - VCS

搜索资源列表

  1. PLI

    0下载:
  2. VCS下编译通过的PLI的实例,包括功能仿真,和可综合代码-VCS compiled under the pli example, including the functional simulation, and integrated code
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.75kb
    • 提供者:陈正一
  1. Lab1-INTRO

    0下载:
  2. vcs tutorial lab1,very good
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:5.75kb
    • 提供者:王一木
  1. Lab2-PLI

    0下载:
  2. vcs tutorial Lab2-PLI verygood
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-17
    • 文件大小:3.54kb
    • 提供者:王一木
  1. VCS

    1下载:
  2. 著名EDA工具软件VCS得技术资料。pdf格式。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:1.15mb
    • 提供者:scounix
  1. vcs_simulation_mannual(Edition

    1下载:
  2. VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式.该文档是一个不错的使用指南.,VCS-verilog compiled simulator is the Synopsys company s products. Its simulation at a fairly rapid pace, and support multiple call mode. This document is a good guide.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:174.63kb
    • 提供者:morisun
  1. ASIC_Design_Flow_Tutorial_with_synopsys

    0下载:
  2. Tutorial from VCS to IC Compiler for ASIC design using synopsys tool. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.94mb
    • 提供者:Kang
  1. au

    2下载:
  2. 基于APB总线的uart控制器,包括源码和vcs脚本-UART controller based on AMBA APB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:7.12kb
    • 提供者:Samuel Xu
  1. new_fifo

    0下载:
  2. 最新的testbench of FIFO ,使用Vmm,VCS,可以大致了解一下VMM的体系-the new fifo VMM testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:6.46kb
    • 提供者:niusl
  1. vcsVHDL

    0下载:
  2. 用VCS进行VHDL开发的一些文档,很有用的哦-some document for exploere VHDL project with VCS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:552.37kb
    • 提供者:rex
  1. SystemVerilogAssertion

    0下载:
  2. SystemVerilog Assertion的应用例子。例子均在Synopsys VCS环境下编译通过。-The uploaded files are examples of Systemverilog Assertions. All of the codes are compiled successfully in Synopsys VCS environment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:5.41kb
    • 提供者:ls
  1. vcs-fang-zheng-2

    0下载:
  2. VCS-verilog compiled simulator是synopsys公司的产品.其仿真速度相当快,而且支持多种调用方式 使用的步骤和modelsim类似,都要先做编译,在调用仿真.-VCS-verilog compiled simulator is synopsys company' s products. The simulation very fast, and supports multiple call mode use similar steps and models
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:175.11kb
    • 提供者:liyucai
  1. VCS_tutorial.counterexample

    0下载:
  2. this describes the doc on using how to use the vcs platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:21.98kb
    • 提供者:sachin
  1. vcs

    1下载:
  2. VCS的使用教程,中文版的。对于初学者入门有较大帮助。-VCS use of tutorials, the Chinese version. Introduction of great help for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:752.17kb
    • 提供者:rodgersli
  1. VCSWorkshopLab_Database.tar

    0下载:
  2. SYNOPSYS公司自带的专供VCS软件的学习代码-SYNOPSYS VCS exclusively for the company' s own software code to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:444.61kb
    • 提供者:zhaozhijie
  1. vcs_simulation_mannual(Edition2)

    0下载:
  2. VCS-verilog compiled simulator是synopsys公司的产品,这是VCS得技术手册-a technical mannual of vcs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:174.45kb
    • 提供者:郭良谦
  1. make-file-vcs.tar

    0下载:
  2. this the verilog code of 4:1 mux and i have used case statement to explain the logic of this mux-this is the verilog code of 4:1 mux and i have used case statement to explain the logic of this mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:775byte
    • 提供者:mahavir
  1. eetop.cn_VCS_command

    0下载:
  2. vcs编译器常用命令介绍,使用与IC设计人员和验证人员,相对基础-vcs compiler used command interpreter
  3. 所属分类:Embeded Linux

    • 发布日期:2017-07-31
    • 文件大小:3kb
    • 提供者:juedizhilang
  1. VCS

    0下载:
  2. vcs介绍使用方法 介绍如何具体使用synopsys公司的软件(VCs describes the use of the method)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-03
    • 文件大小:224kb
    • 提供者:觉感
  1. verilog add4

    0下载:
  2. 分两部分,基于verilog的四位和八位加法器设计,用synopsys的VCS仿真工具进行功能仿真,掌握基本的makefile编写以及linux操作。(Divided into two parts, four and eight adder based on verilog design, function simulation with synopsys VCS simulation tools, master the basic makefile writing and Linux.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:500kb
    • 提供者:yzzls
  1. fifo

    0下载:
  2. 基于verilog HDL的fifo设计与测试,包含设计与测试代码,以及简单的makefile编写。整个平台是基于linux操作,仿真平台是基于SYNOPSYS的vcs工具。(Based on verilog HDL fifo design and testing, including the design and test code, and simple makefile.The platform is based on Linux operating, the simulation pla
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-20
    • 文件大小:15kb
    • 提供者:yzzls
« 12 »
搜珍网 www.dssz.com