搜索资源列表
ucosII_i2c
- 周立功公司的ARM开发板LPC2119环境下，I2C总线读写驱动程序。该代码可以重入。可直接使用无须修改。-the development board LPC2119 ARM environment, I2C bus driver to read and write. The code can go back to. Direct access needed to be changed.
vhdl_i2c
- 7． IIC 接口EEPROM 存取实验 按动开发板键盘某个键CPLD 将拨码开关的数据写入EEPROM 的某个地址，按动另 外一个键，将刚写入的数据读回CPLD，并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。-7. IIC EEPROM Access Interface Development Board experimental pressed a button keyboard CPLD code will go into the data sw
dianzizhong
- 1 脚接+5V 2，3脚32768HZ晶振 4脚接地 5脚接S51的P02 6脚接S51的P01 7接S51的P00 8脚接后备电源，可以接老计算机主板上的3.6V电池，也可以通过二级管隔离接一个大容量电解电容 电压在2.5V以上即可维持 按键说明：1. 共三个键，低电平有效 2. P04 和 P05 同时按：初始化 3. P06 端口按键：选择要调整的项目 4. P05 端口按键：增加；P04端口按键：减少 [注:AT89S51使用12M晶振]-A pi
HHmain
- 测试2400的网络，同时使用TCP和UDP两种协议，TCP完成HTTP连接，实现对WEB网页的访问，同时建立一个绑定UDP端口，实现UDP的数据回发。-2400 test network, using both TCP and UDP are two protocols, TCP completion of HTTP connections, to achieve access to the WEB page, while a binding UDP port, to achieve UDP d
24C02-
- 24C02采用IIC协议进行访问，访问回来的数据在LCD1602液晶显示器中显示-24C02 IIC protocol used to access, access to back data is displayed in the LCD monitor LCD1602
nand_read
- 本源码是基于S3C—6430的ARM11嵌入式开发板的NAND FLASH程序的编写。NAND写回速度快、芯片面积小，特别是大容量使其优势明显。页是NAND中的基本存贮单元，一页一般为512 B(也有2 kB每页的large page NAND FLASH)，多个页面组成块。不同存储器内的块内页面数不尽相同，通常以16页或32页比较常见。块容量计算公式比较简单，就是页面容量与块内页面数的乘积。根据FLASH Memory容量大小，不同存储器中的块、页大小可能不同，块内页面数也不同。例如：8 MB
AccessController
- 基于atmel128的多门门禁控制器程序,含时段,名单,通讯,门互锁,防潜回等门禁应有功能-Door access controller of atmel128 the program, including sessions, list, newsletters, door interlock, anti sneaked back to the access should function
PWM
- Atmega 16单片机，这里利用T/C1定时器中断来产生PWM波形。在ICC AVR编译环境下，利用tool 菜单中的application builder生成一个简单的PWM波程序。这段程序以PA0作为PWM波的输出端口。利用T/C1定时器比较匹配和溢出产生两次中断来改变PA0的输出电平。具体过程为：计数器TCNT1从初始值开始不断计数，当发生比较匹配时，把PA0置为低电平，计数器继续计数，当发生溢出中断时，计数器回到初始设定值，并把PA0置为高电平。从而在PA0端口获得一稳定持续的PWM波
ssram_latest.tar
- SSRAM接口,就是同步静态随机存取存储器接口整个工程文件，包括从前端verilog设计到后端仿真的整个工程-SSRAM interface is synchronous static random access memory interface entire project, including the design from the front to the back verilog simulation of the entire project
CPU
- 运用vhdl硬件描述语言在quartus II开发环境下独立设计与实现了基于精简指令集的五级流水线CPU的设计与实现。该流水CPU包括：取指模块，译码模块，执行模块，访存模块，写回模块，寄存器组模块，控制相关检测模块，Forwarding模块。该CPU在TEC-CA实验平台上运行，并且通过Debugcontroller软件进行单步调试，实验表明，该流水线CPU消除了控制相关、数据相关和结构相关。-Using vhdl hardware descr iption language developm
CAN
- **功能描述： ECAN自测试程序，CAN模块工作在自测试模式。MBX0发送到MBX16*** **MBX1发送到MBX17。该程序不停地高速背靠背传输数据，检查接数据的正确性** /*eCAN 控制寄存器需要32位访问。如果想向一个单独位进行写操作，编译器可能会使其进入16位访问。这儿引用了一种解决方法，就是用影子寄存器迫使进行32位访问。 把整个寄存器读入一个影子寄存器。 这个访问将是32位的。用32位写操作改变需要改的位，然后把该值拷贝回eCAN寄存器*/(* * function
1_开发板例程_Ver2_1
- MM32开发板活动资料 1 个标准的 JTAG/SWD 调试下载口 1 个电源指示灯（蓝色） 2 个状态指示灯（DS0:红色，DS1 :绿 色 ） 1 个 IIC 接口的 EEPROM 芯片，24C08，容量 1024 字节 1 个 SPI FLASH 芯片，S25F008A，容量为 1M 字节（即 8M bit) 1 个标准的 2.4/2.8/3.5/4.3/7 寸 LCD 接口，支持触摸屏 1 个 OLED 模块接口（与 LCD 接口部分共用） 1 个