CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - aes 加解密

搜索资源列表

  1. AES_RTL

    1下载:
  2. 使用Verilog HDL 實現AES硬體加解密
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:15.29kb
    • 提供者:林夢魔
  1. AES

    0下载:
  2. AES单片机加解密程序 很好的一个程序,大家赶快下载
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:8.61kb
    • 提供者:cai
  1. aes.rar

    0下载:
  2. AES加解密算法的C语言实现,可用于嵌入式,PC机程序,source code for AES, c language
  3. 所属分类:SCM

    • 发布日期:2017-03-27
    • 文件大小:4.39kb
    • 提供者:brian
  1. aes

    3下载:
  2. verilog实现的AES-128加解密程序,FPGA验证通过-verilog implementation of AES-128 encryption and decryption process, FPGA verification through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:6.86kb
    • 提供者:xie
  1. AES

    0下载:
  2. 利用verilog HDL实现的AES算法,在密码芯片加解密中显示出了突出的优越性-The reference-AES.V which has been uploaded is particularly useful for researchers who are dedicated to the password-chip researching.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.58mb
    • 提供者:林涛
  1. aes

    0下载:
  2. 此程序完成aes的硬件语言实现部分,通过vhdl语言完成加解密过程。-This process is complete aes hardware language section, vhdl language to complete the encryption and decryption process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:11.6mb
    • 提供者:杨俊明
  1. sam_test

    0下载:
  2. 一款加解密SAM芯片的测试程序,包括AES,RSA,伪随机数模块!-An encryption and decryption SAM chip testing procedures, including AES, RSA, pseudo-random number generation module
  3. 所属分类:SCM

    • 发布日期:2017-11-23
    • 文件大小:1.82kb
    • 提供者:weihoude
  1. AESzuihou

    0下载:
  2. 在赛灵思软件ISE上实现的AES加解密算法,并且在MODELSIM上仿真。希望对你有所帮助-The Xilinx software ISE AES encryption and decryption algorithms, and simulation MODELSIM on. I hope for your help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:78.74kb
    • 提供者:杨俊明
  1. NOIS-II_AES

    0下载:
  2. 基于NOIS II的AES加解密系统 完整的工程文件 -NOIS II-based AES encryption and decryption of a complete project file system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:6.42mb
    • 提供者:于洋
  1. AES

    0下载:
  2. AES算法加解密过程的Verilog代码,包括测试文件,通过FPGA验证。-AES algorithm encryption and decryption process Verilog code, including test files through the FPGA verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:16.24kb
    • 提供者:郑雪松
  1. aes

    0下载:
  2. philip 单片机实现ase加解密算法-ase encryption and decryption algorithm
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-17
    • 文件大小:123.56kb
    • 提供者:cuihuihai
  1. aes

    0下载:
  2. AES128/196/256 加解密源码,可实现ECB模式加密,HEX输出。密码及明文没有补齐功能,需手动补齐。无需特殊库文件,适合单片机使用。已测试,可正常使用。-AES128/196/256 encryption source code, can achieve ECB mode encryption, HEX output. The password and the plaintext without the need to manually fill up function. No sp
  3. 所属分类:SCM

    • 发布日期:2017-04-13
    • 文件大小:2.34kb
    • 提供者:海亮
  1. ARM 加解密功能算法

    0下载:
  2. 文件包为ARM加解密库,都是C代码。 内部包含对称算法如AES、SHA、XXTA等。非对称算法包含RSA、ECC等。(The file package is the ARM encryption and decryption library, all of which are C code. The internal contains symmetric algorithms such as AES, SHA, XXTA, etc.. Asymmetric algorithms incl
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-18
    • 文件大小:2.18mb
    • 提供者:大白羊
  1. 16字节加解密的AES算法

    0下载:
  2. 基于STM32的16字节加解密的AES算法(STM32 based AES algorithm for 16 byte encryption and decryptio)
  3. 所属分类:单片机开发

    • 发布日期:2018-05-03
    • 文件大小:1.16mb
    • 提供者:GAVIN87
  1. 各种密码算法的FPGA实现情况

    0下载:
  2. 各种密码算法的FPGA实现情况 1.AES算法FPGA实现分析 2.DES加密算法的高速FPGA实现 3.RSA加解密运算的FPGA硬件实现研究(FPGA implementation of various cryptographic algorithms)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-04
    • 文件大小:17.08mb
    • 提供者:wsf-jv
搜珍网 www.dssz.com