搜索资源列表
magnitude
- Verilog HDL: Magnitude For a vector (a,b), the magnitude representation is the following: A common approach to implementing these arithmetic functions is to use the Coordinate Rotation Digital Computer (CORDIC) algorithm. The CORDIC algori
index
- 实现二进制长串的算术右移的操作。希望有点参考价值。可以直接运行，多提意见咯。。。谢谢`-achieve long strings of binary arithmetic right side of the operation. Want a little reference value. Direct operations and opinions 1,10. . . Thank you, `
Lab07-Timer
- DSP5416时钟配制，片内定时器是一个软件可编程定时器，可以用来产生周期的中断信号。 定时器主要由 3 个寄存器所组成：定时器寄存器（TIM） 、定时器周期寄存器（PRD）和时器控制寄存器（TCR） 。这 3 个寄存器都有映象寄存器，它们在数据存储器中的地址分别24H、25H 和 26H。TIM 是一个递减计数器；PRD 中存放计数值；TCR 中有定时器的控制和状态位-DSP 5416 timer configuring,A timepiece, especially one used for
binarytobcd_arithmetic
- Binary to BCD arithmetic. 这东西真不错-Binary to BCD arithmetic. This is something really good
little_Programs
- 一个实用的单片机常用程序包，包括各种进制四则运算及一些接口驱动程序。大部分程序为汇编程序，一些为C语言。-Microcontroller used a practical package, including binary arithmetic and some interface driver. Most programs for the compilation process, some of the C language.
8CPU
- 指令寄存器：在触发时钟的正沿触发下，寄存器将数据总线送来的指令存入寄存器； 累加器用于存放当前的结果，它也是双目运算的一个数据来源； 算术逻辑运算单元根据输入的8种不同操作码实现相应的加、与、异或、或等8种基本操作运算； 状态控制器实际上就是一个状态机，它是CPU的控制核心，用于产生一系列的控制信号，启动或停止某些部件。CPU何时进行读指令、读写I/O端口、对ROM数据的读取等操作，都是由状态机来控制的； -Instruction Register: The trigger is
summator
- 加法器是产生数的和的装置。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。在电子学中，加法器是一种数位电路，其可进行数字的加法计算。在现代的电脑中，加法器存在于算术逻辑单元之中。 加法器可以用来表示各种数值，如：BCD、加三码，主要的加法器是以二进制作运算。加法器可以用组合逻辑电路实现也可以用VHDL语言实现。-Adder is generated and the number of devices. Arithmetic logic unit is used as a computer
fudian
- 用VHDL语言实现8为浮点二进制小数四则运算-8 with the VHDL language binary floating-point decimal arithmetic
jf
- verilog编写的alu模块4bit ALU（运算逻辑单元）的设计 给出了此次设计alu的输入输出结构及相应的位数。其中C0是一位的进位输入，A和B分别是4位的数据输入，S0、S1、M分别为一位的功能选择输入信号；Cout是一位的进位输出，F是4为的运算结果输出-Verilog modules prepared by the ALU4bit ALU (arithmetic logic unit) design is given in the design of alu input and ou
51-practical-subroutine-(assembly)
- 第1章 二进制定点数运算 第2章 二进制浮点数运算 第3章 十进制（BCD码）数运算 第4章 代码转换 第5章 数据变换 第6章 排序、查找和非线性算法 第7章 数学函数 第8章 树和图 第9章 延时与跳转控制 第10章 人机交互接口 第11章 单片机测控接口 第12章 51单片机内部资源编程实例 第13章 单片机数据传输接口 第14章 波形发生与控制实例 第15章 C51单片机软件抗干扰和数字滤波-Chapter 1 dot binary
SDXHCL000001
- 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二值数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。-Complete with digital signal to carry on to the digital quantity arithmetic and logical o
DUI0204HC_rvct_assembler_guide
- ARM汇编程序特点: l 所有运算处理都是发生通用寄存器(一般是R0~R14)的之中.所有存储器空间(如C语言变量的本质就是一个存储器空间上的几个BYTE).的值的处理,都是要传送到通用寄存器来完成.因此代码中大量看到LDR,STR指令来传送值. l ARM汇编语句中.当前语句很多时候要隐含的使用上一句的执行结果.而且上一句的执行结果,是放在CPSR寄存器里,(比如说进位,为0,为负…)-The ARM assembler FEATURES: l all arithmetic
adder1
- 3位二进制运算及数码管扫描显示电路，其中采用原理图描述方式-3 binary arithmetic and digital display circuit
jsq
- 基于FPGA的计算器，可以实现加减乘除运算功能，由于时间问题，浮点运算未能实现，其中的二进制与BCD码相互转换的模块可以使用-FPGA-based calculator, arithmetic calculation function can be achieved, due to time issues, floating-point operations failed to achieve, including binary and BCD code conversion modules t
plus1
- 3位二进制运算器及其数码管扫描显示电路3 binary arithmetic and digital scanning display circuit-3 binary arithmetic and digital scanning display circuit
AnJian_1602
- 计算器设计。采用了现场可编程逻辑器件FPGA设计，并基于VHDL语言实现加减乘除功能，并用十进制显示在数码管上。计算部分为加法器、减法器、乘法器和除法器组成。使用Altera公司的QuartusII开发软件进行功能仿真并给出仿真波形，并下载到试验箱,用实验箱上的按键开关模拟输入，用数码管显示十进制计算结果。通过外部按键可以完成四位二进制数的加、减、乘、除四种运算功能，其结果简单，易于实现。-Calculator design. Using a field programmable logic d