搜索资源列表
dv_spi.rar
- TI的达芬奇系列dm355使用的spi模块驱动，dm355上使用spi控制一块eeprom,在cache打开的情况下可能会有偶数个字节写不进去的情况,暂时关闭cache就可以解决。,TI' s DaVinci dm355 series modules use the spi-driven, dm355 use spi control a eeprom, enabling cache may make even bytes can not write into the eeprom, the te
PIPE_LINING_CPU_TEAM_24
- 采用Quatus II编译环境，使用Verilog HDL语言编写实现了五段流水线CPU。 能够完成以下二十二条指令（均不考虑虚拟地址和Cache，并且默认为小端方式）： add rd,rs,rt addu rd,rs,rt addi rt,rs,imm addiu rt,rs,imm sub rd,rs,rt subu rd,rs,rt nor rd,rs,rt xori rt,rs,imm clo rd,rs clz rd,rs slt rd,rs,rt sltu rd,
nRF905--_V0.3
- 基于Meag8的无线通讯模块nRF905驱动和控制程序，使用485接口，无线数据缓存31个字节，通讯间隔为25ms。-Wireless communication module based on Meag8 nRF905 drive and control procedures, the use of 485, the wireless data cache 31 bytes, communication interval is 25ms.
cache
- 缓存器 cache verilog 欢迎下载偶-cache verilog
intexample
- 关于DM6437 中断例程，没有使用DSP/BIOS，使用定时器中断来控制跑马灯-On the DM6437 interrupt routines, do not use DSP/BIOS, use the timer interrupt to control the Marquee
pvpvc
- 遥控解码通过电脑串口显示 /* 晶振：11.0569MHz */ #include <REGX52.h> #define uchar unsigned char uchar data IRcode[4] //定义一个4字节的数组用来存储代码 uchar CodeTemp //编码字节缓存变量 uchar i,j,k //延时用的循环变量 sbit IRsignal=P3^2 //HS0038接收头OUT端直接连P3.2(INT0) /******
mipscpudesign
- cpu设计实例mips。MIPSI指令集32位CPU （1）MiniCore设计实例全32位操作，32个32位通用寄存器，所有指令和地址全为32位 （2）静态流水线（3～5级） （3）Forwarding技术 （4）片内L1 Cache，指令、数据各4KByte，硬件初始化 （5）没有TLB，但系统控制协处理器（CP0）具有除页面映射外的全部功能 -cpu design example mips. MIPSI instruction set 32-bit CPU (1)
slice
- A technique for constructing a processor from modules,each of which processes one bit-field or “slice” of an operand.Bit slice processors usually consist of an ALU of 1,2,4 or 8-bits and control lines including carry or overflow signals usually inter
static
- LED08接口室内屏左移显示，运用移位寄存器性质，速度很快，不同于算出来后再进行缓存的形式，msp430控制-LED08 Interface indoor screen left shows the nature of the use of shift registers, fast, different from the cache after they arrived in the form of, msp430 control
cache
- cache设计，直接映射，回写式cache。256行，每行四字。 ram按字存储，大小为64K字。-cache design, direct mapped, write-back cache. 256 lines of four characters. ram memory by the word, the word size is 64K.
fifo
- 用vhdl语言实现对八位数据进行缓存的控制-With VHDL language implementation to eight of the data cache of control
DM355-dv_spi
- TI的达芬奇系列dm355使用的spi模块驱动，dm355上使用spi控制一块eeprom,在cache打开的情况下可能会有偶数个字节写不进去的情况,暂时关闭cache就可以解决。-TI' s DaVinci dm355 series modules use the spi driver, a eeprom, spi control dm355 open in the cache may have an even number of bytes to write into the temp
RCQ208_V3_24TFT
- Quartus NIOS例程，控制320*240TFT液晶显示，包括汉字、字符显示及显示缓存SDRAM控制驱动-Quartus NIOS routines, control 320* 240TFT LCD, including Chinese characters, character display and display control drive cache SDRAM
webPlayer
- 第一个版本的原型机会采用Cortex M3级别的芯片，使用SD卡作为音乐的缓冲区，通过WiFi模块配合 lwIP网络协议栈连接豆瓣服务器，将数据首先下载到SD卡中缓存起来；系统采用一块Vx10xx MP3解码 芯片实现音乐的解码和播放。播放模块始终从SD卡中读取缓存的音乐，从而避免由于网络不稳定带来的 糟糕的播放体验。为了保护该开源项目，SD卡将不使用任何标准的文件系统，我们会将其视作一个巨大 的FLASH缓冲区使用，配合一个简单的链表式存储结构来保存和索引音乐文件。为了解决T
TLC5510_fifo_T76M
- C8051F360 主频工作在76M的频率下，设置缓存FiFo进行数据采集，控制TLC5540-C8051F360 frequency of work at the frequency of 76M, set the cache FiFo for data acquisition, control TLC5540
ov5640
- fpga控制CMOS相机ov5640采集图像，包括相机配置，ddr缓存，vga显示三个模块。直接可用-fpga control CMOS camera ov5640 capture images, including camera configuration, ddr cache, vga three display modules. Directly available