CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - can verilog

搜索资源列表

  1. uart

    0下载:
  2. 使用VERILOG实现自己定以的UART算法,只要自己看懂了,再修给下下就可以使用了-VERILOG use to achieve their own set of UART algorithm, as long as my understood, and then repair to the next can be used under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4841
    • 提供者:邓军
  1. HD_6409_file

    0下载:
  2. HD6409 编解码的fpga实现。 本例采用alter的芯片 ,成功实现HD6409的功能。 -HD6409 codec to achieve the fpga. In this case ,i use the the chip of alter , the verilog functions can implementate the function of HD6409.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:579978
    • 提供者:fu
  1. Proj

    0下载:
  2. 本程序可以用于驱动LCD灯,在VERILOG环境下运行,我们通过实验证明完全可以用.-This procedure can be used to drive LCD lights, running in the VERILOG environment, we can use experiments to prove.
  3. 所属分类:SCM

    • 发布日期:2017-04-05
    • 文件大小:4572
    • 提供者:杨丽杰
  1. 5Divide

    0下载:
  2. 用Verilog HDL语言写的标准的5分频程序,可以立即使用-Verilog HDL language used to write the standard procedure of 5 min frequency, you can immediately use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:172002
    • 提供者:wangfanlion
  1. fb

    0下载:
  2. 占空比为1:1 的方波verilog程序,通过修改counter可以改变频率及占空比-1:1 duty cycle square wave of verilog procedures, counter can be changed by modifying the frequency and duty cycle
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:176536
    • 提供者:zdy
  1. homework32

    0下载:
  2. 这是32位移位寄存器,是用verilog编写的,能够实现从1到31位的左或右的移位-This is a 32-bit shift register, is prepared verilog, can be realized from the 1-31 shift left or right
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1681
    • 提供者:杨恋
  1. VerilogCode

    0下载:
  2. 本代码是在做verilog程序开发时,可以应用的一些小模块,直接应用可缩减开发的周期。-The verilog code to do the procedure in the development, can be applied to a number of small modules that can be directly applied to reduce the development cycle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2200
    • 提供者:程龙
  1. mult_8b_for

    0下载:
  2. 本实验使用Verilog语言 通过FOR循环完成8bit乘法器功能,通过ISE仿真测试,可实现综合-Verilog language used in this experiment through the FOR cycle completed 8bit multiplier function, through the ISE simulation tests can be integrated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:206021
    • 提供者:jennycomeon
  1. dds_var

    0下载:
  2. 自己写的一个简单的DDS控制器,此程序包包含完整的VERILOG写的程序,操作有点简单,输出正弦波,方波,锯齿波,通过键盘可以选择输出波形,与大家共享-To write a simple DDS controller, this package contains a complete program written in VERILOG, a bit simple to operate, the output sine wave, square wave, sawtooth, through t
  3. 所属分类:SCM

    • 发布日期:2017-04-09
    • 文件大小:1185205
    • 提供者:deng
  1. jishufenpin

    0下载:
  2. 这是基于Verilog语言的一个奇数分频的设计,希望大家能借鉴好好学习-This is based on the Verilog language, an odd-numbered sub-frequency design, hope that we can learn to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:118063
    • 提供者:liujing
  1. 52RD_com.files

    0下载:
  2. 这是一份很好的初学者入门资料,里面主要讲了vhdl和verilog语法的可综合性,适合初学人群-This is a very good introductory information for beginners, which mainly stresses the vhdl and verilog grammar can be integrated for learning groups
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:17933
    • 提供者:JackChen
  1. keyboard

    0下载:
  2. 这是Verilog开发键盘控制程序的入门实例,内容详尽,包括工程所需的所有类型文件,可在开发板上直接运行。-This is a Verilog development of the keyboard entry control procedures instance, detailed, including the engineering required for all types of files can be run directly in the development board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:221415
    • 提供者:大安
  1. test

    0下载:
  2. 比较两个数大小的源程序,使用Verilog编写,而且包含了测试代码部分,可用modelsim仿真得到波形-Comparison of two numbers the size of source, using Verilog write, but also contains some test code that can be used to be waveform simulation modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:513
    • 提供者:大安
  1. seqdet

    0下载:
  2. Verilog编写的有限状态机的程序,实现对一二进制序列的检测,该有限状态机提供8个状态的,可以任意修改,作为测试。-Verilog written procedures for finite state machines to achieve the detection of a binary sequence, the finite state machine with 8 states, and can be freely modified, as a test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6806
    • 提供者:大安
  1. jiaotongdeng_Verilog

    0下载:
  2. 十字路口交通灯控制器,是课程的结课设计报告,自己写的verilog语言,在quartus ii环境下仿真,具有参考意义。 -traffic signal controllers and It is a subject design report, written in verilog, quartus ii environment, and can be used with reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:300048
    • 提供者:邓涛
  1. I2C_xo

    0下载:
  2. IIC的verilog源码,可以在Lattice的XO DEMO板上运行的IIC代码。内附说明文件-IIC' s verilog source code, you can Lattice' s XO DEMO board to run IIC code. Included documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6569211
    • 提供者:高小高
  1. xiaoxipro

    0下载:
  2. 某多功能世界电子时钟产品的verilog 源代码, 包含闰年等众多功能, 可以直接下载入fpga使用-A multi-function products in the world electronic clock verilog source code, including leap year and many other features, can be directly downloaded into the fpga to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:623115
    • 提供者:johnnyz
  1. Can_be_integrated_Verilog_syntax

    0下载:
  2. 可综合的Verilog语法(剑桥大学,影印), 语法全面,适合学习或研发人员参考-Can be integrated Verilog syntax (Cambridge, photocopying), grammar comprehensive reference for learning or R & D personnel
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:299493
    • 提供者:xiaogu
  1. Guide_to_HDL_Coding_Styles_for_Synthesis

    0下载:
  2. 讲述了HDL编码风格的一本好书,不论使用VHDL或verilog的都可以-HDL coding style tells a good book, regardless of the use of VHDL or verilog can take a look at the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:211766
    • 提供者:aegis
  1. Verilogobouttelephone

    0下载:
  2. verilog的一个电话设计的源代码,初学者和设计着可以参考-a phone designed for verilog source code, can refer to the beginners and design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1292
    • 提供者:陈诺
« 1 2 ... 22 23 24 25 26 2728 29 30 31 32 ... 50 »
搜珍网 www.dssz.com