CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - chufa

搜索资源列表

  1. Ccs_experiment

    1下载:
  2. CCS调试实验文件夹下共有9个文件夹,使用时先将以下所有文件夹拷贝到ti\\myprojects下。 一、Hello1 CCS使用实验 二、Volume1 CCS使用实验 三、chenfa 小数乘法实验 四、chufa 小数除法实验 五、Diir IIR滤波器实验 六、Fir FIR滤波器实验 七、Fft0 ffT程序实验 八、Sinbo 信号产生实验 九、LMS 自适应滤波器实验 -CCS debugging experimental folde
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:340001
    • 提供者:lvxinhua
  1. chufa

    0下载:
  2. 一个简单的除法器,可以供各位参考!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:911
    • 提供者:YjLiu
  1. chufa

    0下载:
  2. 超声波测距器 * * 采用 AT89C52 12MHZ晶振 * * 采用共阳LED显示器 LRM 2004.03.18 * ******************************************** 测距范围7CM-11M,堆栈在4FH以上,20H用于标志 显示缓冲单元在40H-43H,使用内存44H、45H、46H用于计算距离-Ultrasonic range-finder using AT89C52 12MHZ**** to adopt a to
  3. 所属分类:Other Embeded program

    • 发布日期:2017-03-31
    • 文件大小:7561
    • 提供者:囧明
  1. chufaqi

    0下载:
  2. 时序电路是指它的输出不仅取决于当时的输入,而且也取决于过去的输入,即过去输入不同,则在当前的情况下,输出也可能不同。-Sequential circuit is the output depends not only on its input at that time, but also on past input, that is different from the last input, then in the current circumstances, the output also
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1812
    • 提供者:hellen
  1. chufa

    0下载:
  2. 51单片机,汇编语言。双字节二进制无符号数除法。可以留作程序库使用哦。-51 microcontroller, assembly language. Double-byte unsigned binary division. Can be reserved for library use, oh.
  3. 所属分类:SCM

    • 发布日期:2017-04-01
    • 文件大小:820
    • 提供者:doeryhn
  1. chufa

    0下载:
  2. 二进制除法实现,可实现四位二进制的除法运算-Binary division to achieve, enabling four binary division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:521
    • 提供者:宋关龙
  1. chufa

    0下载:
  2. 描述一个4位除法器,实现,包含源代码,及其其它说明-Describe a 4-bit divider, and includes source code, and other instructions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:302986
    • 提供者:liuhuacheng
  1. chufa

    0下载:
  2. 四位有符号数字除法 用于basys2板子-divider divider for basys2 sjtu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:3959
    • 提供者:周晓辰
  1. chufa

    0下载:
  2. 用VHDL设计的四位除法器,可以实现四位二进制数的除法操作-Four divider with VHDL design, you can achieve the four binary division operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:1152
    • 提供者:陈峰
  1. chufa

    0下载:
  2. 开放式实验,CPU实验除法器,一个简单的除法器-Open experiment, CPU test divider, a simple divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:214514
    • 提供者:痴心
搜珍网 www.dssz.com