CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - connected component analysis

搜索资源列表

  1. 20110301151907

    0下载:
  2. :为解决现有视频监控系统中目标检测算法无法应付复杂的室外环境且计算量和存储量较大等问题,将像素从RGB 空间转换到YUV 空间建立基于码本的背景模型,并单独对每个码字中的亮度分量进行高斯建模,提取运动目标的轮廓后,用连通区域算法对图像进行形态 学处理。典型测试序列和ROC 数据的对比实验结果证明该算法是高效和实用的,且易于在DSP 或FPGA 等嵌入式系统上实时实现。-】In order to solve the problems that the existing motion det
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:90.14kb
    • 提供者:陈思宇
  1. Connected Component Analysis-Labeling

    0下载:
  2. 别人写的物体连通域计算的verilog 源代码(Object connected domain calculation of the Verilog source code)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:36.44mb
    • 提供者:飞蝗
  1. rbfpm

    0下载:
  2. Using common plane wave expansion method, Automatic identification in the matlab environment the size of the connected area, gmcalab fast generalized form component analysis.
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2017-12-24
    • 文件大小:9kb
    • 提供者:biebeileimou
  1. hxsjj

    0下载:
  2. Principal component analysis model for establishing, A noise auxiliary data analysis method, Automatic identification in the matlab environment the size of the connected area.
  3. 所属分类:单片机开发

  1. chysn

    0下载:
  2. Automatic identification in the matlab environment the size of the connected area, For time-frequency analysis algorithm, Principal component analysis of multivariate data analysis projection.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-01
    • 文件大小:147kb
    • 提供者:tfeaivu
搜珍网 www.dssz.com