CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - convolutional code

搜索资源列表

  1. juanjima

    0下载:
  2. 卷积码的生成程序,为(2,1,3)移位寄存器的卷积码生成-Convolutional code generation process for the (2,1,3) convolutional code of the shift register to generate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:839.75kb
    • 提供者:wind
  1. viterbi

    3下载:
  2. verilog程序,实现了(2,1,4)卷积码编码,和基于回溯算法的维特比译码器-verilog program to achieve the (2,1,4) convolutional code encoding, and algorithm based on the back of the Viterbi decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:2.81kb
    • 提供者:xiongherui
  1. nonsystem

    0下载:
  2. Generate trellis data of a rate-1/n convolutional encoder.卷积码1/n的编码器,注意生成的是非系统码。-Generate trellis data of a rate-1/n convolutional encoder. Convolutional codes 1/n of the encoder, the attention generated by the non-system code.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-01
    • 文件大小:4.64kb
    • 提供者:戈津生
  1. Convolution

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:102.06kb
    • 提供者:龚阳
  1. project

    0下载:
  2. convolutional encoder vhdl code, rate 1/2, k=3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:4.28kb
    • 提供者:phani
  1. 123

    0下载:
  2. 将通过仿真的VHDL 程序下载到FPGA 芯片EPF10K10LC84-3 上,取得了较为满意的结果。本设计选择的(3,1,2)卷积码和(2,1,1)卷积码,都是极具代表性的卷积码。因为卷积码具有相似的结构和特点,所以(3,1,2)卷积编码器和(2,1,1)卷积解码器的设计思想,具有普遍适用性。-Through the simulation of the VHDL program downloaded to the FPGA chip EPF10K10LC84-3, the obtained s
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:5.07kb
    • 提供者:王彬
  1. interleaver

    2下载:
  2. 交织编码器的verilog代码实现,此外有testbench和波形。-the verilog code for the interleave encoder, with the testbench code and waveform screen print.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:62.97kb
    • 提供者:Yang Jie
  1. smldPe55_cnv

    0下载:
  2. 信号处理方面的 源代码,卷积码通信系统的蒙特卡罗仿真函数,-Signal processing, source code, convolutional code communication system of the Monte Carlo simulation function
  3. 所属分类:DSP program

    • 发布日期:2017-04-06
    • 文件大小:696byte
    • 提供者:宫翔
  1. conv_enc

    0下载:
  2. 卷积码编码,用veriolog实现一个(2,1,3)卷积编码-Convolutional coding, with veriolog implement a (2,1,3) convolutional code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:856byte
    • 提供者:瑶云城
  1. conv_enc

    0下载:
  2. 该程序文档是用verilog实现卷积码的编码和解码,报告中从原理进行详细的分析,代码程序也有详细的备注-The program document is to achieve convolutional code with verilog coding and decoding, the report analysises the principle ,the code also has a detailed program note.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:211.64kb
    • 提供者:飞扬奇迹
  1. Viterbi_verilog

    0下载:
  2. 在ISE环境下用Verilog语言编写的卷积码程序及Viterbi译码程序-Under the ISE Verilog language with procedures and Viterbi convolutional code decoding program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.88mb
    • 提供者:lxz
  1. Decoder_viterby

    0下载:
  2. Viterby decoder nonsystematic, nonrecursive convolutional code
  3. 所属分类:DSP program

    • 发布日期:2017-04-14
    • 文件大小:3.35kb
    • 提供者:Pavel
  1. convolution

    0下载:
  2. convolution卷积码生成器程序设计及仿真源代码-convolution convolutional code generator source code of program design and simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:148.75kb
    • 提供者:ant
  1. abc

    0下载:
  2. 卷积码编码器的实现,用的是vhdl语言。这是毕设时做的,已经调通。-Convolutional code encoder implementation, using vhdl language. This is done when the complete set has been transferred through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.92kb
    • 提供者:decoder
  1. INTERLEAVER

    0下载:
  2. 1/3,k=9的卷积码VHDL实现,在xilinx ise上仿真成功。-1/3, k = 9 convolutional code VHDL implementation of the simulation in the xilinx ise success.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.09kb
    • 提供者:杨胜丰
  1. encoder

    1下载:
  2. 802.11a卷积码的实现,使用公式133和177,可以用标准viterbi解码-802.11a convolutional code to achieve, using the formula 133 and 177, you can use standard viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-15
    • 文件大小:1kb
    • 提供者:Team
  1. conv

    0下载:
  2. 在编码器复杂度相同的情况下,卷积码的性能优于分组码,因此卷积码几乎被应用在所有无线通信的标准之中,如GSM, IS95和CDMA 2000 的标准中。-Complexity in the encoder the same circumstances, convolutional codes perform better than block codes, the convolutional code is used in almost all wireless communication sta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:170.04kb
    • 提供者:wangzhi
  1. 15Turbo

    0下载:
  2. urbo码是1993年法国人Berrou提出的一种新型编码方法。它巧妙的将卷积码和随机交织器结合在一起;同时,采用软输出迭代译码来逼近最大似然译码-urbo code is 1993 French Berrou proposed a new encoding method. It is clever to convolutional codes and random interleaver together the same time, the use of soft-output itera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:61.39kb
    • 提供者:wangzhi
  1. cooperative-communication

    1下载:
  2. 一种基于卷积码的机会中继编码协作的协作通信的仿真代码,仿真误比特率-a coded cooperation cooperative communication simulation codes based on the convolutional code to acquire the bit error probability
  3. 所属分类:Embeded Linux

    • 发布日期:2015-05-25
    • 文件大小:19kb
    • 提供者:weihai
  1. VDK9R12

    0下载:
  2. it is for convolutional code decoder by viterbi alogrithm.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:76.42kb
    • 提供者:orange_hoo
« 12 »
搜珍网 www.dssz.com