搜索资源列表
maxII_verilog_ps2
- verilog语言在maxII的cpld芯片上实现ps2功能源代码
FT245BM
- 这是一个在MAX II CPLD利用FT245BM 模块实现USB传输的读写程序，用的是Verilog HDL语言
i2c-bus_verilog
- i2c总线的CPLD程序，是用verilog语言编写的，直接添加进去就可以用了。
CPLDtemperatureinthefiredetectionsystemof
- 介绍了光纤光栅感温火灾探测系统的应用原 理，并重点阐述了用CPLD 设计虚拟MC14499 器件模 块，给出并解释了用Verilog HDL 语言实现的部分程 序和仿真测试结果。
LS154OC
- 就是个译码器，用cpld实现的译码器是verilog写的
fpga1394
- 这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.-This is a control chip cpld 1394 Verilog the procedures, they can refer to the actual project has been adopted.
RSdecoder.rar
- cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
da0832.rar
- verilog da0832 cpld\fpga control,verilog da0832 cpld\fpga control
fp_2
- 通过Verilog HDL编程，在CPLD上实现任意小数（分数）分频，分频系数为N+A/B.-By Verilog HDL programming, to achieve any decimal in the CPLD (score) frequency, frequency coefficient N+ A/B.
EPM240Prj.rar
- 这是一个verilog HDL 语言的例子，在CPLD器件EPM240上实现了 RS232协议、按键处理、LED数码管显示和每秒加1数码显示。使用quartus ii 7.0 以上打开.,This is an example of verilog HDL language in the CPLD device EPM240 achieved RS232 agreement, deal button, LED digital tube display and digital display plu
shumaguan.rar
- 用CPLD驱动数码管，实现从0000计到9999，数码管是用动态显示，程序用VERILOG完成的,CPLD drives with digital control, of from 0000 to 9999, digital control is a dynamic display, the program completed with VERILOG
FPPG_CPLD_VHDL
- Polish documentation of FPGA, CPLD and VERILOG. Many examples and datasheets.
ZNYB1
- CPLD测方波频率和占空比的Verilog代码-CPLD mearsure Verilog
60seconds
- 60秒秒表设计，可暂停和分段计数等，所有功能是利用verilog HDL来描述，最后下载到CPLD/FPGA才能运行。-60 seconds stopwatch design, may be suspended and the sub-count
adder
- cpld/fpga常用加法器设计的verilog程序-cpld/fpga common adder Verilog design procedures
a_block_with_several_functions_with_Verilog_HDL.ra
- Verilog是广泛应用的硬件描述语言，可以用在硬件设计流程的建模、综合和模拟等多个阶段。随着硬件设计规模的不断扩大，应用硬件描述语言进行描述的CPLD结构，成为设计专用集成电路和其他集成电路的主流。通过应用Verilog HDL对多功能电子钟的设计，达到对Verilog HDL的理解，同时对CPLD器件进行简要了解。 本文的研究内容包括: 对Altera公司Flex 10K系列的EPF10K 10简要介绍，Altera公司软件Max+plusⅡ简要介绍和应用Verilog HDL对多功能
sram_controller
- sram 控制器的三种实现方案，来自xinlix工程师之手，不可多得-sram controller implementation of the three programs, from the hands of engineers xinlix, rare
first
- verilog 初学者原代码，万事开头难，ＣＰＬＤ也如此，第一个成功的代码测试往往后续学习的信心。需要的朋友请进-beginners verilog source code, everything is hard in the beginning, CPLD is also the case, the first successful test of the code is often the confidence of the follow-up study. Come friend in n
istarVHDL
- 压缩包包含有100个VHDL的程序实例，从简单到复杂有一个渐变的过程，非常适合自学CPLD/FPGA者（使用Verilog HDL者可以不下载）-Compression bags containing 100 examples of VHDL procedures, from the simple to the complex there is a gradual process, and is ideal for learning CPLD/FPGA are (using Verilog HD
S7_PS2_LCD
- 实现从ps2取出数据在lcm上显示出来，完全符合ps2协议-verilog lcm ps2 cpld