CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - decoder rs

搜索资源列表

  1. RS(32to28)encoderanddecoder

    0下载:
  2. RS(32,28) encoder and decoder VHDL-RS (32,28) encoder and decoder VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:75.54kb
    • 提供者:王文
  1. RS(204_188)decoder

    0下载:
  2. <Verilog HDL 语言编程》 RS(204,188)译码器的设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:11.14kb
    • 提供者:李映波
  1. RSdecoder.rar

    0下载:
  2. cpld/fpga RS(204,188)译码器的verilog程序,cpld/fpga RS (204,188) decoder of the Verilog program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:13.46kb
    • 提供者:陈臣
  1. rs_decoder_31_19_6_latest.tar.

    0下载:
  2. RS解码器的FPGA实现,有TestBench,RS decoder FPGA to achieve, there TestBench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:13.2kb
    • 提供者:王野
  1. RS-decoder

    0下载:
  2. RS 解码器主要包括以下5 个主要部分:伴随式计算、计算错误位置和错误值多项式、 钱搜索计算错误位置、福尼算法计算错误值和纠正解码输出。-RS decoder includes the following five main parts: With style, calculated error location and error value polynomial, Calculated error location search of money
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:508.88kb
    • 提供者:lee
  1. final_decode

    0下载:
  2. rs解码器在fpga上的实现,采用的modelsim开发平台 -rs on fpga decoder in the realization of the development platform used in modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:15.75kb
    • 提供者:wangyujie
  1. c23_RS_decoder

    0下载:
  2. 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计-Proficient in verilog HDL source programming language 9- RS (204188) decoder design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-31
    • 文件大小:13.14kb
    • 提供者:李平
  1. ps

    0下载:
  2. RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计-RS (204188) decoder design of asynchronous FIFO design application design sequence was pseudo-CORDIC design of digital computer design CIC divider design Le Hua
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:46.98kb
    • 提供者:苏晓东
  1. rs-codec-8-16

    3下载:
  2. RS[255,223]纠错码verilog源码,包含编码和解码模块,以及testbench等。-Verilog source code for RS[255,223] encoder and decoder, with testbench included.
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-13
    • 文件大小:26.88kb
    • 提供者:饶进平
  1. rs_5_3_gf256_latest.tar

    0下载:
  2. this paper deal with rs decoder algorithm-this paper deal with rs decoder algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:763.24kb
    • 提供者:Ibrahim
  1. rs_decoder204_188

    0下载:
  2. RS译码的Verilog实现,用的是改进的BM算法,已在QuautusII9.0上调试通过-rs decoder verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9.03mb
    • 提供者:songbing
  1. rs_dec_enc_latest.tar

    0下载:
  2. RS encoder decoder on vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:89.78kb
    • 提供者:subhashini
  1. RSdecFlash_100722

    0下载:
  2. RS(511,495) decoder for NAND flash controller,decoding steps: (1)syndrome (2)Berlekamp-Massey (3)chien (4)forney
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:323.72kb
    • 提供者:彭洪
  1. Verilog_RS_31_19

    0下载:
  2. RS Decoder (31,19,6) v1.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:14.9kb
    • 提供者:haha
  1. RS

    0下载:
  2. RS译码器的设计,使用RS码设计的译码器-RS decoder design, the use of RS code decoder design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:12.11kb
    • 提供者:许皓天
  1. RS

    0下载:
  2. RS译码器的设计源程序--verilog HDL实现-Design of the RS decoder source code-- Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:13.92kb
    • 提供者:王垚
  1. ug_rs-compiler

    0下载:
  2. altera RS编译码器datasheet-the datasheet of the rs encoder and decoder of altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:403.84kb
    • 提供者:tangmin
  1. RS(204-188)decoder

    0下载:
  2. It is the Reed Solomon Decoder Technique for finding tha errors in the CDs and Hard Drive disk. It is a part of recovery tools.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:13.19kb
    • 提供者:Shyam
  1. RS(204188)

    0下载:
  2. RS(204,188)译码器的设计,经典实例,经过验证-RS (204,188) decoder design, the classic instance of proven
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:14.72kb
    • 提供者:an
  1. RS(204,188)译码器的设计

    0下载:
  2. RS(204,188)译码器说明 原文件: rs_decoder.v(顶层文件), SyndromeCalc.v(计算伴随式), BM_KES.v(BM求解关键方程), Forney.v(Forney算法求误差样值), CheinSearch.v(搜索错误位置),ff_mul.v(有限域乘法)。 ROM及初始化文件: rom_inv.v(求逆运算), rom_power.v(求幂运算); rom_inv.mif(ROM初始化文件), rom_po
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-09-18
    • 文件大小:15kb
    • 提供者:HelloFrank0
« 12 »
搜珍网 www.dssz.com