CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - dut

搜索资源列表

  1. 5_3

    0下载:
  2. 统计一组数中的负数个数,三种方法,DUT计算机原理作业5_3-Statistics in a group of several negative number, three methods, DUT computer operating principle 5_3
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:970byte
    • 提供者:李绅龙
  1. VMM_example

    0下载:
  2. This is a VMM example System Verilog written for a router DUT-This is a VMM example System Verilog written for a router DUT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:11.81kb
    • 提供者:RDM
  1. 485toIO

    0下载:
  2. 从串口接收车检器接收机数据,并转换成电平信号-Level signal and convert the device-under-test (DUT) receiver data from the serial port to receive car
  3. 所属分类:SCM

    • 发布日期:2017-11-28
    • 文件大小:43.95kb
    • 提供者:汪 项飞
  1. SMS_REMOTEDtugeshi

    0下载:
  2. 它利用了STC11系列单片机能同时进行输入输出的特点,借助温度传感器检测来向被测设备(DUT)输出一个激励信号,同时采集从被测设备返回的响应信号来进行处理分析通常,被测设备(DUT)包含各种不同的功能,需要通过外围的测试硬件来进行检验-Advantage STC11 Series MCU both input and output characteristics, with the temperature sensor detects a stimulus to the device under
  3. 所属分类:SCM

    • 发布日期:2017-11-26
    • 文件大小:539.62kb
    • 提供者:lengxuan
  1. ds

    0下载:
  2. AXI protocal..used to check axi dut
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:458.19kb
    • 提供者:Sasanka
  1. UVM_TEST

    1下载:
  2. UVM 的 入门实例,一个完整的能够跑通的实例。其中包括DUT代码,Testbench代码,还有搭建过程说明。很适合用来学习UVM入门。-This paper describes an approach to using Accellera s UVM, the Universal Verification Methodology, for functional verification by mainstream users. The goal is
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.98mb
    • 提供者:唐金锋
  1. a7

    0下载:
  2. THIS is the file consists of verification environment for SWITCH(DUT)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:831.1kb
    • 提供者:shubham
  1. eetop.cn_UVM

    1下载:
  2. UVM 的 入门实例,一个完整的能够跑通的实例。其中包括DUT代码,Testbench代码,(UVM entry example, a complete example of running through. These include the DUT code, the Testbench code,)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:2.9mb
    • 提供者:西麦
  1. 2F

    0下载:
  2. testing testbench to device under test (dut)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-25
    • 文件大小:13kb
    • 提供者:Brader
搜珍网 www.dssz.com