CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - eda 课程设计

搜索资源列表

  1. dzzh

    0下载:
  2. eda课程设计:数字钟--vhdl语言全部源代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.4kb
    • 提供者:王伯燕
  1. HXRJTD

    0下载:
  2. 这是本人在Max plus2环境下用VHDL语言编的交通灯控制程序。做EDA课程设计的朋友可以下来参考参考。-This is my Max plus2 environment with VHDL addendum to the traffic lights control procedures. EDA design courses so friends from the reference reference.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:737.74kb
    • 提供者:
  1. EDA课程设计

    0下载:
  2. EDA的交通的课程设计,含六大模块的源码,及仿真的波形图及逻辑单元结构图
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2009-07-01
    • 文件大小:1.89mb
    • 提供者:578275217
  1. EDA课程设计--出租车计费系统

    0下载:
  2. 有很多设计的例子,如交通灯,出租车,频率计等等
  3. 所属分类:VHDL编程

  1. qicheweideng

    0下载:
  2. 一个汽车尾灯的控制的程序,eda课程设计必备 可以控制左转右转等功能-A car taillight control procedures, eda required curriculum design and other functions can be controlled左转右转
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:68.63kb
    • 提供者:马君
  1. eda

    0下载:
  2. 这是基于vhdl的电子密码锁课程设计代码-This is based on the electronic code lock vhdl curriculum design code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.77kb
    • 提供者:???
  1. EDAshiyanbaogao

    0下载:
  2. 关于VHDL的关于数字跑表的eda的课程设计!-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:265.04kb
    • 提供者:wangchanglin
  1. EDA

    0下载:
  2. EDA数字电子钟课程设计。时钟自动计时,并且将计时数据传送至显示管显示。-EDA digital electronic clock curriculum design. Clock automatic timing, and timing data will be sent to the display tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.86kb
    • 提供者:xiaokun
  1. qiangda

    1下载:
  2. EDA课程设计,是四路智力抢答器的vdhl程序,里面还有我自己录课程视频。仅作为参考!-EDA curriculum design, is a quad of vdhl intellectual Responder program, which was recorded courses and my own video. Only as a reference!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.74mb
    • 提供者:shaozhen
  1. huao_keshe

    1下载:
  2. EDA 课程设计,出租车计价器的设计,能实现跟据路程计费等功能。-lt s my own program
  3. 所属分类:SCM

    • 发布日期:2017-03-28
    • 文件大小:428.51kb
    • 提供者:huao
  1. qiangda

    1下载:
  2. EDA课程设计智力抢答器 四路抢答器的设计以及程序和视屏 软件运行环境是:Quartus 9.1-EDA curriculum design intelligence Responder four answering device design and process and Screen software operating environment is:Quartus 9.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.74mb
    • 提供者:shaozhen
  1. clock

    1下载:
  2. vhdl做的简单的时钟,显示时分秒,可调时分,亮度。eda课程设计时所作。-vhdl do a simple clock display minutes and seconds, adjustable hours, brightness. eda made in curriculum design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.9kb
    • 提供者:shuoyoung
  1. Taxi

    1下载:
  2. EDA课程设计出租车计价器的VHDL语言设计的程序 出租车计价器:5KM起计价,起始价5元,每公里1.2元;传感器输出脉冲为0.5m/个;每0.5km改变一次显示,且提前显示(只显示钱数)-EDA curriculum Taximeter the VHDL language design process Taximeter5KM from the valuationthe starting price of 5 yuan1.2 yuan per kilometersensor output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:161.24kb
    • 提供者:李小璐
  1. zzchufaqi

    0下载:
  2. vhdl 除法器 eda课程设计用。 设计一个两个五位数相除的整数除法器。用发光二极管显示输入数值,用7段显示器显示结果十进制结果。除数和被除数分两次输入,在输入除数和被除数时,要求显示十进制输入数据。采用分时显示方式进行,可参见计算器的显示功能。-divider vhdl eda curriculum design purposes. Design a two five-digit integer divider division. Enter the value with the lig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:509.75kb
    • 提供者:
  1. time-eda-pro

    0下载:
  2. eda 课程设计,时钟程序。时钟代码.电子时钟。觉悟应有。-It is a eda time programe.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.2kb
    • 提供者:liyu
  1. EDA课程设计

    0下载:
  2. 这是一个NB的EDA课程设计报告,使用VHDL语言编写,一看就懂。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:321.04kb
    • 提供者:上扬
  1. eda

    0下载:
  2. eda 课程设计时下载的资料 分享给大家-Curriculum design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:795.13kb
    • 提供者:sufuo
  1. EDA-Course-Design-Reference-topics

    0下载:
  2. eda 课程设计参考题目 希望对大家有用-Example program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:11.52kb
    • 提供者:sufuo
  1. EDA

    0下载:
  2. 我的EDA课程设计 Verilog HDL 自动售票机的实现 ·设计目标: 本设计完成基于Verilog HDL的自动售票系统,综合软件用Quartus II8.1。 本自动售票系统可以完成1元、2元、3元、4元四种票的自动售出,货币种类可以是1元、5元、10元、50元、100元,能自动找零和显示 ·总体设计: 共有四个主要模块和一个顶层模块:四个模块分别是主控模块、统计模块、出票模块和找零模块;顶层模块负责各模块间的连接,组成一个可用的自动售票系统。-My EDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.19mb
    • 提供者:程浩武
  1. EDA-miaobiao

    0下载:
  2. EDA课程设计,作为秒计数器的系统时钟512Hz,秒表计数为两位BCD计数,具有减计数和加计数功能-EDA curriculum design, as the seconds counter system clock 512Hz, stopwatch count as two BCD counting, counting and processing has reduced counting function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:58.57kb
    • 提供者:露露
« 12 3 4 »
搜珍网 www.dssz.com