CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - eda 16*

搜索资源列表

  1. testram_1

    0下载:
  2. EDA实验--RAM实验:利用-MegaWizard Plug-In Manager创建一个16×8的RAM,通过编程对RAM进行读写并在显示器上显示。 本例使用三个按键PSW3,PSW2,PSW1,分别对应顶层文件中的x,y,we,we=1对RAM写,xy=11时,写入10101011;当xy=01时,写入01010101;当xy=10时,写入10101010。we=0时,对RAM读出。三个按键按下时为0,当PSW1健按下时对RAM进行读出。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:4.54kb
    • 提供者:黄龙
  1. testrom_1

    0下载:
  2. EDA实验--ROM实验:利用-MegaWizard Plug-In Manager创建一个256×16的ROM,并对ROM进行初始化。本实验中ROM初始化为2550-0,256个数依次递减10,PSW1为CLKEN,按下停止读出数据。通过编程读出ROM中的内容并在显示器上显示。
  3. 所属分类:嵌入式/单片机编程

    • 发布日期:2008-10-13
    • 文件大小:4.31kb
    • 提供者:黄龙
  1. transfer_1

    0下载:
  2. EDA实验--UART串口实验:UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位,次序遵循1位起始位、8位数据位(假定数据位为8位)、1位校验位(可选)、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的,发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位,确定rxd 输入由1 到0,逻辑0 要8 个CLK16 时钟周期,才是
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.96kb
    • 提供者:黄龙
  1. LCD1602

    0下载:
  2. 首先将核心板插在EDA底板4.0上面,然后将板上的跳线J20 EXT_SEL跳到ON,也就是插上. 1。源文件保存在src目录,QII的工程文件保存在Proj目录; 2。程序实现的功能是标准的16×2字符型液晶模块上显示Welcome www.hseda.com!!字符串;
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:789.77kb
    • 提供者:Jak
  1. caideng

    0下载:
  2. 设计并调试好一个16*16 LED点阵组成的彩灯图案,要求一种花案模式一直循环,最后用EL-EDA-V型EDA实验开发系统进行硬件验证。 图案:实现16*16点阵的16行同时从上往下依次点亮,全亮后16行又同时从下往上依次熄灭; -Design and debug a good 16* 16 LED lantern patterns composed of dot-matrix, to a flower cycle model has been the case, and finally
  3. 所属分类:SCM

    • 发布日期:2017-04-08
    • 文件大小:387.12kb
    • 提供者:庄青青
  1. 61EDA_D806

    0下载:
  2. eda 16位数字相关器 太短了长不了-eda 16-digit correlator can not be too long
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.43kb
    • 提供者:qiu
  1. 1616EDA

    0下载:
  2. 16乘16点阵设计可动态显示字符文字图片等做多200汉字-16 x 16 dot matrix display design of dynamic text, photographs, and other characters do more than 200 characters
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-16
    • 文件大小:297.05kb
    • 提供者:郝炀
  1. skfp

    0下载:
  2. EDA 16位数控分频,比较好地演示数控分频-EDA 16 位 ​ ​ digital divide, the better to demonstrate numerical frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:218.26kb
    • 提供者:张冰
  1. jishuqi

    0下载:
  2. EDA课程实验计数器 16位基本计数器 并可简易级联为48位 96位计数器-EDA course experiment the basic counter and 16-bit counter cascade of simple 48-bit counter 96
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:25.54kb
    • 提供者:浅浅
  1. qiduanxianshiyima

    0下载:
  2. 利用译码程序在FPGA/CPLD中实现16进制数的译码显示.通过EDA原理图设计方法利用prim库中7448芯片进行7段译码显示-Using decode program FPGA/CPLD realized in hexadecimal number decoding display. Through the EDA principle diagram design method using the prim library 7448 chips for 7 period of decodin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:49.8kb
    • 提供者:韩延罡
  1. eda

    0下载:
  2. EDA 正弦信号发生器:正弦信号发生器的结构有四部分组成,如图1所示。20MHZ经锁相环PLL20输出一路倍频的32MHZ片内时钟,16位计数器或分频器CNT6,6位计数器或地址发生器CN6,正弦波数据存储器data_rom。另外还需D/A0832(图中未画出)将数字信号转化为模拟信号。此设计中利用锁相环PLL20输入频率为20MHZ的时钟,输出一路分频的频率为32MHZ的片内时钟,与直接来自外部的时钟相比,这种片内时钟可以减少时钟延时和时钟变形,以减少片外干扰 还可以改善时钟的建立时间和保持时
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:33.18kb
    • 提供者:王丽丽
  1. EDA

    0下载:
  2. 1.八进制计数器 2.八位右移寄存器 3.八位右移寄存器(并行输入串行输出) 4.半加 5.半加器 6.半减器 7.两数比较器 8.三数比较器 9.D触发器 10.T触发器 11.JK1触发器 12.JK触发器 13.三位全加器 14.SR触发器 15.T1触发器 16.三太门 17.有D触发器构成的6位2进制计数器 18.带同步置数的7进制减法计数器(6位右移寄存器) 19.二十四进制双向计数器 20.二选一 21
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-21
    • 文件大小:4.05kb
    • 提供者:wanghao
  1. PROTEUS-plate

    0下载:
  2. Proteus软件是英国Lab Center Electronics公司出版的EDA工具软件(该软件中国总代理为广州风标电子技术有限公司)。它不仅具有其它EDA工具软件的仿真功能,还能仿真单片机及外围器件。它是目前比较好的仿真单片机及外围器件的工具。虽然目前国内推广刚起步,但已受到单片机爱好者、从事单片机教学的教师、致力于单片机开发应用的科技工作者的青睐。 Proteus是世界上著名的EDA工具(仿真软件),从原理图布图、代码调试到单片机与外围电路协同仿真,一键切换到PCB设计,真正实现了从
  3. 所属分类:SCM

    • 发布日期:2017-05-25
    • 文件大小:7.7mb
    • 提供者:尚锐精
搜珍网 www.dssz.com