搜索资源列表
MPC8270-EXT-v10
- CPU MPC8270 SDRAM K4S561632 x4(128Mbyte) BOOT FLASH AM29LV640(8MByte) Nand FLASH 兼容三星的K9F系列的FLASH CPU JTAG口 核心板集成 串口 3个 SMC1、SMC2、SCC1 （SMC1扩展板和核心板都有输出接口） 以太网口 3个 FCC1、FCC2、FCC3 可编程发光二极管 6个 可编程发光数码二极管 1个 系统外部中断输入 4个 外部系统复位输入 1个
at91rm9200bsp
- AT91RM9200工程评估板的CPU源代码，基于ARM920T内核的AT91RM9200，180MHz，32/64M SDRAM，4M NOR Flash 10/100Mbps以太网，Linux操作系统。该源代码经过修改和项目支持，可以稳定运行。有一定的工程参考价值-AT91RM9200 CPU source code, Based on the AT91RM9200 ARM920T core, 180MHz. 32/64M SDRAM, 4M NOR Flash 10/100Mbps Eth
ethernet.DDB
- ethernet.DDB,不知道用的是哪款CPU了，在OURAVR.COM上下载的
ATmega128
- ATmega128实验板 简要介绍： 主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLASH:AT45DB081B ETHERNET:CS8900A USB:PDIUSBD12 LCD:122x32 LMC62_095_M POWER:LM2596S-3.3 RS232:MAX3232 软件：RS232,SRAM,CPLD调试通过
ATmega128
- 简要介绍： 主要芯片： CPU:ATmega128L SRAM:SR61L256BS-8 CPLD:XILINX XC95144XL SFLASH:AT45DB081B ETHERNET:CS8900A USB:PDIUSBD12 LCD:122x32 LMC62_095_M POWER:LM2596S-3.3 RS232:MAX3232 软件：RS232,SRAM,CPLD调试通过，uCosII可以运行，ethern
wireless-3c5xx-driver
- 无线以太网smc911x驱动程序，适合DSP平台和嵌入式CPU平台移植-Wireless Ethernet smc911x driver platform for DSP and embedded CPU platform for transplantation
YLP2440
- 1.1 YLP2440开发板简介 YLP2440开发板硬件资源: 中央处理器 ── CPU: Samsung S3C2440A，主频400MHz； 外部存储器 ── SDRAM：64MB； ── NAND Flash：64MB（K9F1208，用户可自己更换为16M、32M或128M的NandFlash） 串口 ── 两个五线异步串行口，波特率高达115200bps； 网络接口 ── 一个10M/100M网口，采用DM9000AEP，带联接和传输指示灯；-1.1 YLP2440 Developm
Ethernet
- 简易以太网测试仪，连接CPU和传输物理层数据协议转换等-Ethernet
stm32f2x7_eth_lwip_develop
- The newest ARM micro-cpu enbeded development for the stm32f2xx with the guider for ethernet module development！
stm32f2x7_eth_iap_develop
- The newest ARM micro-cpu enbeded development for the stm32f2xx with the guider for ethernet——iap module development！
AM1808-Enet
- Source code for Texas Instruments AM1808 CPU Ethernet Communication
fp7_cpu_lan_c
- 松下FP7中型机PLC高性能 CPU以太网设置方法说明。-guide for setting panasonic FP7 ETHERNET 。
udp_send1
- 基于FPGA的UDP硬件协议栈， 全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。 支持外部phy的配置，支持GMII和RGMII模式。 以下是接口 input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output