CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - five in row

搜索资源列表

  1. DSP_C20x

    0下载:
  2. 一排灯的不同闪烁情况。用一维数组定义五种霓虹灯的闪烁状态。适合初学者。-A row of lights flashing in different circumstances. Using the definition of five one-dimensional array of blinking status lights. Suitable for beginners.
  3. 所属分类:DSP program

    • 发布日期:2017-04-04
    • 文件大小:1.03kb
    • 提供者:张贝贝
  1. CCD_Capture

    0下载:
  2. * 高速视频A/D采集模块 参考例程 * 基于MC9S12DG128芯片,除PLL部分,其他可直接移植至XS128 * 40M主频,采样点数110点,程序优化后,性能更可提高 * 使用本模块,单片机采集速度与片内A/D时钟无关,性能与主频之间关联 * 所以采用更快的处理器,将获得更高的分辨率 * 本程序在采集每场图像,每行110个点,每隔5行采集一次,连续采样-* High-speed video A/D acquisition module reference routin
  3. 所属分类:SCM

    • 发布日期:2017-04-03
    • 文件大小:204.07kb
    • 提供者:张伟灿
  1. m60

    0下载:
  2. 数字钟(for DE2 开发板) 1.‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 2. 手动校时、校分、校秒的功能。 3.定时与闹钟功能,能在设定的时间发出闹铃声。 4.进行整点报时。从59分50秒起,每隔2秒钟发出一次低音“嘟”的信号,连续5次,最后一次发出高音“嘀”的信号,此信号结束即达到整点。 5、一个秒表,最低位1 秒、60秒,手动停止,手动重置。 6、一个倒计时,显示小时、分钟、秒,可设置时间。 -Decimal digital
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:886.67kb
    • 提供者:dai
  1. 2

    0下载:
  2. (1)设计一个具有‘时’、‘分’、‘秒’的十进制数字显示(小时从00~23)计时器。 (2)具有手动校时、校分的功能。 (3)闹钟功能,能在设定的时间发出提醒(绿色LED灯闪烁)。 (4)能进行整点报时。从59分50秒起,每隔2秒钟绿色LED灯闪一次,连续5次,达到整点时红色LED灯闪一次。 -(1) design a ' when' , ' points' , ' s' decimal digital display (hour timer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2.12kb
    • 提供者:张三
  1. ucosii-five-in-a-row

    0下载:
  2. a. 操作方式:双人对弈方式,采用触摸屏方式投放棋子,对弈双方的棋子为不同颜色的圆,分为红方和绿方; b.评分机制:当某一方的5个棋子连成一线时得一分,然后该5子消除,继续进行; c.. 结束判断 分为四种情况,任一种情况均可判断: A.有一方的分数率先达到5分,则获胜; B.总的步数达到最大步数(比如100),根据双方的得分,分数高则获胜。若双方分数相同,则为平局。 C.当前棋局已不能再走棋,根据双方的得分,分数高则获胜。若双方分数相同,则为平局。 D. 当某一方在
  3. 所属分类:uCOS

    • 发布日期:2017-04-17
    • 文件大小:405.01kb
    • 提供者:偶尔
搜珍网 www.dssz.com