搜索资源列表
-
0下载：
本代码介绍了使用VHDL开发FPGA的一般流程，最终采用了一种基于FPGA的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成，可以在较高速时钟频率（100MHz）下正常工作。该设计的频率计能准确的测量频率在1Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan-II上取得良好测试效果。-the code on the FPGA using VHDL development of the
-
-
0下载：
用Verilog HDL / VHDL实现的数字频率计（完整实验报告）-Using Verilog HDL/VHDL realization of digital frequency meter (complete test report)
-
-
0下载：
一款可用于数字频率计设计的IP核,使用该IP核科研构建基于SOPC技术的片上数字频率计，测频范围较宽。-A digital frequency meter using IP core
-
-
0下载：
数字频率计
在1秒内对被测信号进行计数，并将数据送至控制器，控制器根据数据自动选档，量程分为0--10KHz 、10KHz --100KHz 、100KHz --1MHz 三档。
数据采用记忆显示方式，即计数过程中不显示数据，待计数过程结束以后，显示计数结果，并将此显示结果保持到下一次计数结束。-Digital frequency meter in 1 second count of the measured signals and data sent to the controller
-
-
0下载：
对复杂大规模可编程器件的特点，提出了一种新的数字频率计的实现方法。在QutusⅡ开发软件环境下，采用硬件编程语言VHDL，实现了数字频率计的设计。经过仿真，并下载验证。能够实现测频功能。-The complex features of large-scale programmable devices, a new realization method of digital frequency meter. In Qutus Ⅱ software development environment,
-
-
0下载：
基于VHDL语言的十进制等精度频率计的设计，采用VHDL语言，运用自顶向下的设计思想，
将系统按功能逐层分割的层次化设计方法，使用Quartus8.0开发环境，实现了频率计的设计。-VHDL language based on the decimal precision frequency meter, etc. The design, using VHDL language, the use of top-down design, the system is divided by func
-
-
0下载：
这是我的毕业可用8位的LED显示，有小数点的。设计哦，可以用的。可供参考-VHDL-based digital frequency meter With the rapid development of electronic technology, FPGA/CPLD appear in its high-speed, high reliability, series parallel mode of outstanding merit widely used in the electronic
-
-
0下载：
本文介绍了基于VHDL语言的十进制等精度频率计的设计，采用VHDL 语言，运用自顶向下的设计思想，将系统按功能逐层分割的层次化设计方法，使用Quartus8.0开发环境，实现了频率计的设计。
-This article describes the decimal-based VHDL, and other precision frequency meter design, using VHDL language, the use of top-down design, the system
-
-
0下载：
基于quartus II 软件用vhdl语言写的等精度频率计实验 源代码、最终生成文件全程奉献-Based on quartus II software written in other languages using vhdl precision frequency meter test source code, the resulting file full dedication
-
-
0下载：
基于FPGA的频率计设计。通过FPGA运用、 HDL编程，利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计，该频率计的测量范围为0-100MHZ，利用QUARTUS II集成开发环境进行编辑、综合、波形仿真，并下载到CPLD器件中，经实际电路测试，仿真和实验结果表明，该频率计有较高的实用性和可靠性。-Frequency counter FPGA-based design. By using FPGA, VHDL programming, the use of FPGA (fi
-
-
0下载：
这是一个利用ＶＨＤＬ编写的简易数字频率计，它所能够测量的频率范围为：０～５０ＭＨＺ，当被测量信号的频率越大则它的精度越高。-This is a simple written using VHDL digital frequency meter, it can measure the frequency range: 0 ~ 50MHZ, when the frequency of the signal being measured is greater the higher its accura
-
-
0下载：
可编程器件SOC的“彩灯-频率计”教学PPT，内含代码。
采用VHDL语言，感兴趣的同学可以看看。-Programmable devices SOC Lantern- frequency meter teaching PPT, containing the code.
Using VHDL language, interested students can take a look.
-
-
0下载：
采用等精度测量方法的频率计的VHDL实现。-Such as precision measurement method using a frequency meter of VHDL.
-
-
0下载：
用VHDL完成12位十进制数字频率计的设计及仿真-Using VHDL completed 12 decimal digits frequency of the design and simulation
-
-
0下载：
使用Altera公司的EP2C35系列的FPGA芯片，利用SOPC-NIOSII-EP2C35开发板设计和仿真一个数字频率计，对1Hz~250KHz 的脉冲进行频率测量，采用等精度测量，即在所测量的整个频段内部，均可实现相同精度的测量，测量精度与频率无关，结果在数码管上显示-The use of Altera EP2C35 series FPGA chip using the SOPC-NIOSII-EP2C35 board design and simulation of a digital
-
-
0下载：
本系统是基于CPLD和单片机的一种用于信号频率周期、时间间隔和占空比测量的数字频率计，系统由AGC（自动增益控制）电路、宽带放大电路、高速比较电路实现有效值10mV/频率100MHz和处理显示部分组成，其中AGC电路实现幅度自动增益控制使放大后的信号幅度在一定的范围内保持一致，比较电路将前级电路输出的信号转换成CPLD,利用等精度测频原理，实现闸门时间1S的高精度测量。单片机通信处理数据并显示，数据表明，系统精度达到发挥部分要求。(This system is a CPLD microcontr
-
