CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - m sequences

搜索资源列表

  1. Matlab-m-sequence-generator

    0下载:
  2. 介绍m序列和教你如何利用matlab进行编译m序列-Introduction of m-sequences and teach you how to use the matlab compiled m-sequence
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-01
    • 文件大小:2885717
    • 提供者:kean
  1. m_serial

    0下载:
  2. 本实验利用单片机实现m序列的输出,其移位寄存器的长度为3 - 8可循环调节。单片机板上按键KEY1实现级数n的循环自加,按键KEY2实现级数n的循环自减,输出口P1^4输出m序列周期同步信号,输出口P1^6输出相应的m序列。-In this study, the use of single-chip microcomputer m sequence of output, the length of the shift register 3- 8 can be recycled adjustabl
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-04-04
    • 文件大小:2712
    • 提供者:weiwei
  1. tongxinyuanli

    0下载:
  2. (1)、设计伪随机码电路:产生八位伪随机序列(如M序列、Gold序列等); (2)、了解D/A的工作原理及使用方法,将伪随机序列输入D/A中(如DAC0808),观察其模拟信号的特性; (3)、分析信号源的特点,使用EWB软件进行仿真; -(1), pseudo-random code circuit design: eight pseudo-random sequence generation (such as M sequences, Gold sequences, etc.)
  3. 所属分类:SCM

    • 发布日期:2017-04-17
    • 文件大小:233296
    • 提供者:张阳
  1. signal

    0下载:
  2. EP2C5Q208C8 verilog 产生m序列 50M晶振分频得到时钟,可以选择10种时钟- -!-EP2C5Q208C8 verilog 50M m-sequences generated by dividing the crystal clock, you can choose from 10 clock--!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1041591
    • 提供者:
  1. YSS915design

    0下载:
  2. 效果器芯片YSS915的开发文档。In this Design Guide, reference hardware circuit including YSS915 and peripheral circuits, reference control sequences to control YSS915 and reference data set to YSS915 are included.-Effect the development of chip YSS915 documents
  3. 所属分类:ARM-PowerPC-ColdFire-MIPS

    • 发布日期:2017-04-01
    • 文件大小:66186
    • 提供者:哈工大
  1. jiaozhi

    0下载:
  2. 搜寻最短延时的交织m序列伪码,可选择m序列的长度,自动产生生成多项式-Search shortest delay interleaved pseudo-code of the m-sequence, to select the length of the m-sequences generated automatically generating polynomial
  3. 所属分类:DSP program

    • 发布日期:2017-11-18
    • 文件大小:1870
    • 提供者:李森
  1. jiarao4

    1下载:
  2. 加扰与解扰,VHDL实现。初始寄存器值为1产生的m序列。-Scrambling and descrambling, VHDL. Initial register value 1 of the m-sequences generated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1853999
    • 提供者:杨超
  1. scramble_m_que

    0下载:
  2. 产生19级m序列,实现加扰和解扰的全过程。-19 m sequences, the scrambling process
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:303751
    • 提供者:杨超
  1. mPsequences

    0下载:
  2. m序列信号发生,用verilog编写,在fpga上可实现-m sequences
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:271927
    • 提供者:catherine zhang
  1. coder

    0下载:
  2. 此模块的基本功能是将待调信号与 M序列的每一位进行异或,到达扩频的目的。其中设计了一个5级的移位寄存器用于产生M序列。-The basic function of this module is the signal to be modulated with the M sequence of each XOR reach spreading purposes. Which designed a five shift register used to generate M sequences.
  3. 所属分类:Other Embeded program

    • 发布日期:2017-04-13
    • 文件大小:2119
    • 提供者:
  1. m_sequence

    1下载:
  2. 基于fpga verilog语言生成的m序列。(Generating m sequences based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-12
    • 文件大小:3045763
    • 提供者:Wujinlin
  1. m-test

    0下载:
  2. 产生小m序列,用于扩频系统中,仿真测试正确,反馈级数为4(Generating m sequences)
  3. 所属分类:VHDL/FPGA/Verilog

搜珍网 www.dssz.com