搜索资源列表
multiply
- 本上载源码解决了16位二进制数的乘法，32为除以16位二进制数的除法-uploaded the source code to solve the 16 binary multiplication of the number, 32 to 16 divided by the number of binary division
6502asm
- 6502汇编 算术运算库.rar 8bit乘以8bit.asm 8bit除以8bit.asm 16bit乘以16bit.asm-6502 compilation for arithmetic operations. Rar 8bit.asm 8bit 8bit multiply by dividing 8 bit.asm 16bit multiply 16bit.asm
multiply
- 好用的浮点乘法器，可完成32位IEEE格式的浮点乘法，经过仿真通过
two-matrix-multiply-via-CCS
- 谈静艳(645564194) 11:26:50 航天二院新增一个项目小组： 207所 微波室 硬件组 信息与通信工程 硕士 1-2人 实习内容为射频系统联调 请有意向的同学今天将姓名，班级反馈给我。并自行准备好简历和3分钟的自我介绍，明天一起参加航天二院的面试。
multiply
- 乘法器的vhdl语言描述.本人调试已经通过
crc32源码及资料
- CRC校验采用多项式编码方法。多项式乘除法运算过程与普通代数多项式的乘除法相同。多项式的加减法运算以2为模，加减时不进，错位，如同逻辑异或运算。-CRC polynomial used coding method. Polynomial multiply and divide computing process and the general polynomial algebra multiply and divide the same. Polynomial and subtract oper
dsp_matrix_mul.rar
- dsp矩阵相乘函数，使用环境CCS,dsp矩阵相乘函数，使用环境CCS,DSP matrix multiply function, use enviroment is ccs
float_data_multiple_use_fixed_
- 采用fpga做小数运算的程序，使用了三级流水线技术，这是学习流水线和定点小数乘法很好的例子！,a program of float multiply, using 3-stage pipeline technology
MULTI8X8
- 乘法器的硬件快速实现，采用Vhdl语言，对于学习芯片开发的人有用。-multiply is completed by vhdl.
multiplier-accumulator(vhdl)
- 用VHDL语言描述和实现乘法累加器设计,4位的被乘数X和4位的乘数Y输入后，暂存在寄存器4位的寄存器A和B中，寄存器A和B的输出首先相乘，得到8位乘积，该乘积再与8位寄存器C的输出相加，相加结果保存在寄存器C中。寄存器C的输出也是系统输出Z。(原创，里面有乘法部分和累加部分可以单独提出来，很好用) -With the VHDL language to describe the design and realization of multiplier-accumulator, four of
float_mul_verilog
- 浮点乘法verilog代码，浮点格式遵循 IEEE754 标准。-Float Point Multiply , im verilog
VHDL语言写的简易计算器
- 用VHDL写的简易计算器，包括加减乘除，除法器用加法器和乘法器组成-Write simple calculator with VHDL, division, including add, subtract, multiply and divide adder on time-multiplier and used
multiply
- Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真-Verilog hdl language commonly used multiplier design, can use the ModelSim simulation
ATMEGA16
- 自制的ATMEGA16的PROTEUS开发板，包含如下组件：8个发光二极管、液晶显示器1602、矩阵键盘、IO独立键盘、串口调试器、8位8段数码管、SPI接口调试器、时钟、存储器24c02等。-An ATMEGA16 develop board circuit drawed in ISIS Proteus v7.7.The components it contains are as follows:eight LEDs linked to P1,dot array LCD 1602,four l
Calculator
- 简易计算器，对初学者很有帮助的~~~，简单的0~10加、减，乘、除计算器，此程序为汇编语言-Simple calculator, useful for beginners ~ ~ ~, the 0 ~ 10 easy add, subtract, multiply, with the exception of calculators, this procedure for the assembly language
multiply
- 由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。-Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.
multilyUnit1
- a verilog programmed multiply unit algorithm
multiply
- 简单的乘法器，用Verilog实现 multiply-multiply
Multiply
- 四进位乘法器，在modelSim有仿真结果。-4bits Multiply,having stimulation in modelSim.
Multiply-accumulate-process-dsp
- TMS320系列中dsp乘法累加程序， 本程序是在DSP平台上完成的小数的乘法与累加运算，本人自行编译亲测-Multiply-accumulate process