CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - puls

搜索资源列表

  1. SPIsend.rar

    0下载:
  2. Verilog HDL的程式,上網找到SPI程式, vspi.v這程式相當好用可用來接收與傳送SPI,並且寫了一個傳輸信號測試,spidatasent.v這程式就是傳送的資料,分別為00 66... 01 77...... 02 55這樣的資料,並透過MAX+PULS II軟體進行模擬,而最外層的程式是test_createspi.v!,Verilog HDL programs, Internet find SPI program, vspi.v this very useful progra
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:142.73kb
    • 提供者:Rick
  1. EDAteaching

    0下载:
  2. 系统介绍EDA技术的发展概述,相关概念,VHDL语言、MAX+PULS、QUARTUS的设计方法。-System overview of the development of EDA technology, related concepts, VHDL language, MAX+ PULS, QUARTUS design method.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:13.73mb
    • 提供者:李明
  1. CPU

    1下载:
  2. 实现简单CPU功能的源码,可以实现加减乘除和移位功能,VHDL代码,程序运行在MAX PULS和Quartua上。-The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and printer. The Altera’s Maxplus Ⅱ EDA tool is recommended
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-22
    • 文件大小:4.28mb
    • 提供者:灿烂六月
  1. 9999jishu

    0下载:
  2. VHDL语言编程,7段共阴数码管显示(四个数码管) 其中使用的是进程语句,使用MAX+puls编程。-VHDL language programming, a total of 7 negative digital display (four digits) which is used in the process of language, the use of MAX+ puls programming.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.12kb
    • 提供者:liliang
  1. Probe01

    0下载:
  2. SuperProbe - 17 Function! The Superprobe project was designed to see how much could be done with a PIC chip and just a few parts. The image at the right shows the capacitance measuring mode. This device is designed around a PIC16F870, a 4 d
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-13
    • 文件大小:2.95mb
    • 提供者:Vlad
  1. yuying

    0下载:
  2. 一个用 MAX puls编写的 语音存储程序,可以直接使用-A speech written by MAX puls stored procedures, you can directly use ~ ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:772.49kb
    • 提供者:张哲
  1. counterbasedDPWM_D

    0下载:
  2. 基于计数器的数字脉宽信号调制,用于电力电子设备pwm信号的产生-counter based digital puls width modulator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:365.94kb
    • 提供者:Arclank
  1. delayline_b

    0下载:
  2. 基于延迟线的数字脉冲宽度调制,用于电力电子设备的触发信号产生-puls wide modulator based on delayline
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:92.14kb
    • 提供者:Arclank
搜珍网 www.dssz.com