搜索资源列表
GuangShanChi
- 光栅尺的四细分和辩向电路，并具有计数器功能，利用Quartus综合，可以参考
VH_SYN
- 标准电视信号的同步生成程序，利用VHDL和原理图，利用Quartus综合
leon3-altera-ep2s60-ddr
- This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOT
srbjq
- quartus环境下开发的三人表决器（三种不同的描述方式）maxplusII兼容
fft_IPcore
- 这是一个fft的IP核，安装要求为quartus6.0以上。解压安装后可在quartus里例化使用，元件主要为cyclone和stratix,最大支持1024点的转换。
sd_audio_aic23
- SD卡和AIC23数字音频输出实验, FreeDev Audio Dsp Board采用了TI公司的TVL320AIC23 1、控制接口使用I2C，Quartus中将CS置低（器件地址0011010）。 2、数字音频接口使用了组件FreeDev_aic23,有三种测试和应用 模式，中断结合DMA方式能在NIOS II中采集和发送数据。中断信号 产生于模块中FIFO缓冲区的半满信号，读取数据端口自动清除中断 请求信号。 3、I2C IP 和FreeDev_aic23 IP分别在Qu
chap3
- 基于quartus 的一些程序 都是verilog 还是比较有用的
S6_LCD_VHDL
- 采用vhdl语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成，可直接运行
Freq
- 简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
DSPCompress
- Quartus ii下dspcompress的文件
altera_ram
- 本程序对如何使用altera系列芯片片上ram进行实例演示，采用Verilog HDL语言编写，并使用modelsim与quartus联合进行功能仿真。本原码是红色逻辑开发板的试验程序，值得一看。
encode
- Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。
ExpandDataBit
- Quartus下的数据扩展工程，可以直接运行查看波形
Ddelay
- 在Quartus下使用D触发器来加入延迟，每个D触发器增加半个周期的延迟，稍加更改可以得到不同的延迟。
GRAYcode
- 二进制码转换为格雷码，整个工程包括了波形文件，在Quartus上的可以直接进行仿真。
DE2_LCM_Test
- 基于Quartus的TFT－LCD测试程序，实现黑白条纹，彩色格等功能
CF_NiosII5.0
- Compact Flash Support For Nios II 5.0, To download supporting materials for this new Compact Flash support, download the following .zip file, extract to a computer with Quartus II 5.0 & Nios II 5.0 installed, and proceed to use the hardware and/or so
FSM_Moore
- altera Quartus II FSM使用 可設定時間波形，手動調整波形頻率。 (含電路)
TLC5510
- altera Quartus II TLC晶片控制 可控制暫存器，手動調整內碼。 (含電路)
AdderEmodelSim
- altera Quartus II modelSim 自動模擬搭配，內有範例。 (含電路)