搜索资源列表
Altera Quartus II 10.1最新破解文件
- Altera Quartus II 10.1最新破解文件，本人一直独家专用，X86和X64都有。-Altera Quartus II 10.1 latest crack file, I have been exclusively dedicated, X86 and X64 have.
Quaturs_Crack_10.0_SP1_Windows
- Quaturs_Crack_10.0_SP1_Windows.rar样方便你下载里面的东西Quartus 10.0 sp1破解下载-Quaturs_Crack_10.0_SP1_Windows.rar like easier for you to download the stuff inside Quartus 10.0 sp1 crack download
Crack_QII10.0_x86
- Crack Alter Quartus 10.0
quartusii10.1_handbook
- altera公司退出的最新quartusii10.0的手册，使用说明。-The latest company to exit quartusii10.0 altera manuals, instructions for use.
PS_2
- 此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这样减少外部干扰，保证通信的可靠性！ -This module for the "PS/2 mouse or keyboard interface" and "read
quartus-work
- 基于FPGA的VERILOG的分频器的设计，10分频设计的源代码和设计思路-Based od FPGA
mcu-fpga
- 目录 FPGA & MCU 开发板介绍 实验1 QuartusII 软件应用 实验2 Keil C51 应用 实验3 字符型LCD YM1602 的应用 实验4 带字库的中文LCD YM12864 的应用 实验5 时钟芯片DS1302 的应用 实验6 I2C 总线器件AT24C64 的应用 实验7 数字温度传感器的应用 实验8 行列式键盘 实验9 硬件电子琴的设计 实验10 AD 与DA 的使用 实验11 简易DDS 信号源设计 实验12 用模
Counter
- 计数器 QuartusⅡ 10进制计数器 CLKIN为时钟输入端，CLR为清零端，Y[3..0]为四位二进制输出（BCD 码形式），CLKOUT为10进制计数器进位输出端 -Counter
quartus10.0-crack
- quartus10.0破解文件#用于Quartus II 10.0 ： #将sys_cpt.dll覆盖掉安装目录即可。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 10的Tools菜单下选择License Setup，下面就有NIC ID)。 #在Quartus II 10的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 #注意：license文件存放
Crack_QII_10.1_Windows
- quartus 10.1破解文件 内部人员用-quartus 10.1 crack file with internal staff
quartusii_v10.1_handbook
- QuartusII 10.1的使用手册，非常详细，解决各种问题-QuartusII 10.1 user manual is very detailed and solve problems
Quartus-II
- Quartus II的使用教程包括Quartus II的软件教程，VHDL语言的编程方法，实际工程项目等。-Quartus II tutorial covers the use of Quartus II software tutorials, VHDL programming language, the actual engineering projects.
VGA_char
- Verilog语言描述的VGA显示实验，主要目的是在屏幕上显示不同的字符，Quartus 10 中编译通过。-Verilog language descr iption of the VGA display experiment, the main purpose is to display different characters on the screen, Quartus 10 in the compile.
UART_FIFO
- Verilog 语言描述，基于FIFO设计的UART。Quartus 10中编译通过-Verilog language descr iption, based on the design of the UART FIFO
10-binary-counter
- 使用verilog实现10进制计数器功能,可以实现Quartus仿真，含任意进制计数器程序-10 binary counter using verilog implementation function, can realize Quartus simulation program with an arbitrary binary counter
DDR_CTRL
- DDR Verilog 控制器，quartus 10.1工程。适用Altera Cyclone® III starter board-DDR control quatrus 10.1，Altera Cyclone® III starter board
geleima--10
- 格雷码计数器 vhdL实现 quartus编译通过-Gray code counter VHDL quartus compiled by
Report-10
- quartus 的错误控制模拟，自己做的，-Error Control and Cryptography for quartus II
PWM
- 用Verilog编写的PWM产生器，已经在cyclon DE2板子上测试通过，建议用Quartus 10.1综合。-PWM generator using Verilog.