搜索资源列表
-
0下载：
this is a verilog code for root raised cosine filter
-
-
0下载：
ADI中平方根升余弦滤波器的DSP实现
2中方法-ADI in the square root raised cosine filter of the DSP method to achieve 2
-
-
0下载：
直接序列扩频+成型滤波，将编码后数据进行256倍扩频，再按照4倍内插根升余弦成型滤波，最后成形滤波后按4路并行输出，以满足并行输入DA的要求。-Direct Sequence Spread Spectrum+ shaping filter, the encoded data 256 times more spread spectrum, and then interpolated according to four times the root raised cosine shaping fil
-
-
0下载：
基于FPGA实现根升余弦滤波器的研究（在MATLAB环境中）-FPGA-based implementation of the root raised cosine filter (in the MATLAB environment)
-
-
0下载：
数字通信系统中, 基带信号的频谱一般较宽, 因此
传递前需对信号进行成形处理, 以改善其频谱特性,使
得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、 高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分-FPGA Implementation of Square Root Raised Cosine Pu
-
-
0下载：
根升余弦基带成形滤波器的设计及其DSP实现.最后利用系数对称特性，在某软件无线电电台系统的DSP 芯片中编程，
实现均方根升余弦滤波器的成形滤波算法-First this essay introduces baseband shaped filter theory and
requirements of an SDR system on shaped filtering. And, the author
introduces various realization methods
-
-
0下载：
主要编写了一组二进制数据通过根升余弦滤波器后的波形，但并没有使用ISE内部的FIR滤波器内核，该程序相当于编写了一个根升余弦滤波器。-Mainly prepared a set of binary data through the root raised cosine filter waveform after, but did not use the ISE internal FIR filter kernel, the program is equivalent to the prepara
-
-
3下载：
该程序使用verilog语言，编写了QPSK-DSSS系统的发端，主要模块包括对同相分量和正交分量的扩频，通过根升余弦滤波器，以及与载波相乘等模块。-The program uses the verilog language, written QPSK-DSSS system, the originator, the main modules include in-phase and quadrature components of the spectrum, through the root
-
