CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - select

搜索资源列表

  1. VHDL范例

    1下载:
  2. 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器(使用when-else语句) 二进制到BCD码转换 多路选择器 (使用case语句) 二进制到格雷码转换 双向总线(注2) 汉明纠错吗译码器 三态总线(注2) 汉明纠错吗
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:41.88kb
    • 提供者:kerty
  1. 三种多路选择器的源代码

    0下载:
  2. 三种方法编写多路选择器的VHDL源代码 分别使用if else ,select ,when 语句-three methods to prepare multiple choice of VHDL source code were used if else, select, when words
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.7kb
    • 提供者:蔡孟颖
  1. 仿进口温控器的按键程序

    0下载:
  2. 说明:这个程序与温控仪设置方式一样。SET选择设置模式;LEFT键选择需要设置的位;UP键加置数,如果按住UP键不放就自动向上计数,最大值999;DOWN键减置数,如果按住DOWN键不放就自动向下计数,一直到0。待设置的位是高亮显示的。-Note : This temperature control procedures and the same instrument setup. SET select Settings mode; LEFT button to select the need
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:2.53kb
    • 提供者:汤宇浩
  1. xltExlt2

    0下载:
  2. 这个例子如果运行,将在仿真的PC窗口中的第1,2,3行显示一些信息后,在随机位置显示 1 ~ 5 .由于keil c51默认不支持重入函数,它的重入函数使用仿真的重入栈而不使用系统栈,而Small RTOS 51没有进行重入栈管理,所以在TaskA~TaskE虽然及其相似,但不能合并. 注意:(1)在KEIL C51 工程中,我已经把输出文件目录设在e:\\temp中,您可以在Project->Options for Target \"Target 1\"的output页点击Selec
  3. 所属分类:uCOS开发

    • 发布日期:2008-10-13
    • 文件大小:5.82kb
    • 提供者:邢兰停
  1. DisplayerEx3

    0下载:
  2. 这个例子是例子2的另一种写法(但任务数量不同),它使用了最高优先级任务作为显示任务,全局变量ShowChar作为参数.函数TaskB是优先级1~10的任务函数,因为没有使用局部变量,这些任务可以用一个函数. 注意:(1)在KEIL C51 工程中,我已经把输出文件目录设在e:\\temp中,您可以在Project->Options for Target \"Target 1\"的output页点击Select Folder for Objects...和Listing页点击Select
  3. 所属分类:uCOS开发

    • 发布日期:2008-10-13
    • 文件大小:5.14kb
    • 提供者:邢兰停
  1. FIR123

    0下载:
  2. 1.利用Matlab进行产生频率为1000Hz和6000Hz的正弦信号,利用FDATOOL设计FIR滤波器(fs=16000Hz),以滤波6000Hz分量,并利用SPTOOL工具对信号滤波进行仿真与验证。 2.从MIC端口(J5)输入频率为1000Hz和6000Hz正弦信号的叠加信号,编写实时FIR滤波程序,选择合适的滤波器参数,滤除6000Hz的频率分量,利用示波器在SPEAKER端口(J6)观察输出波形。分析信号的频谱结构,设计满足要求的数字滤波器,-1. The use of Matl
  3. 所属分类:DSP编程

    • 发布日期:2008-10-13
    • 文件大小:192.08kb
    • 提供者:
  1. gold

    0下载:
  2. SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现,共占用5个Slice。用来生成gold码。-SRL16 Virtex devices is a shift register lookup table. It has four input used to select the output sequence length. Use XCV50-6 device, occupying a total of five Slice.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.35kb
    • 提供者:zy
  1. z2005122812256

    0下载:
  2. 8253的初始化程序举例: 例1:选择2号计数器,工作在3方式,计数初值为533H(2个字节),采用二进制计数。其初始化程序段为 MOV DX,307H ;命令口 MOV AL,10110110B ;2号计数器的初始化命 令字 OUT DX,AL ;写入命令寄存器 MOV DX,306H ;2号计数器数据口 MOV AX,533H ;计数初值 OUT DX,AL ;选送低字节到2号计数器 MOV AL,AH ;取高字节送AL OUT DX,AL
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2008-10-13
    • 文件大小:90.72kb
    • 提供者:周军梦
  1. ListHighLight

    0下载:
  2. 让listcontrol单双行显示不一样的颜色的类 很好使 并且可以设置选中后的字体和颜色-Let listcontrol single and double line shows the same color as the class is not very good and can be set to select the font and color later
  3. 所属分类:SCM

    • 发布日期:2017-04-04
    • 文件大小:21.32kb
    • 提供者:张芳
  1. CSLA_32

    0下载:
  2. 32bit carry select adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:705byte
    • 提供者:suha
  1. carrysel_adder_files

    0下载:
  2. This has code of carry select adder.. It is written in VHDL.. Hope its useful for beginners .. All the best-This has code of carry select adder.. It is written in VHDL.. Hope its useful for beginners .. All the best..
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.53kb
    • 提供者:santhosh
  1. p4_adder.tar

    0下载:
  2. 用vhdl实现的P4加法器,包括主要元件rca加法器,carry select adder,pg模块,并提供了一个测试文件,用modelsim测试通过-P4 adder implemented using VHDL, including the major component such as: rca adder, carry select adder, pg module,in addition provides a test file, all modules have been teste
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:3.18kb
    • 提供者:胡恩
  1. adder_csa

    0下载:
  2. carry select adder in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:915byte
    • 提供者:Eric
  1. VHDL-ripple-lookahead-carryselect-adder

    0下载:
  2. vhdl code for ripple carry adder, carry select adder and carry look ahead adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:17.14kb
    • 提供者:praveen
  1. adder_32bits

    0下载:
  2. 32位进位选择加法器,预置逻辑0和逻辑1,各模块并行运行,只要通过进位位选择逻辑0或者逻辑1即可,提高了运行速度。-32-bit carry select adder, preset logic 0 and logic 1, the modules run in parallel, as long as through the carry bit selection logic 0 or logic 1 can improve the speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:389.78kb
    • 提供者:JTEven
  1. chip-select-directly-implement-SCM

    0下载:
  2. 单片机数码管动态显示-单片机直接片选实现-Dynamic display of digital single chip- chip select directly implement SCM
  3. 所属分类:SCM

    • 发布日期:2017-04-02
    • 文件大小:440.74kb
    • 提供者:JIM
  1. FPGA-select

    0下载:
  2. Spartan3芯片的选择,包括Spartan3 ,Spartan3a,Spartan3e-who to select the chip of Spartan3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:3.87kb
    • 提供者:登入
  1. Select-a-Fuse

    0下载:
  2. SELECT FUSE AVR CONFIGURATION
  3. 所属分类:SCM

    • 发布日期:2017-05-02
    • 文件大小:658.13kb
    • 提供者:uki
  1. Carry-Select-Adder

    0下载:
  2. verilog code for carry select adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:45.6kb
    • 提供者:vishwabharath
  1. STC-MCU-SELECT-GUIDE

    0下载:
  2. stc mcu select guide
  3. 所属分类:微处理器开发

    • 发布日期:2017-12-26
    • 文件大小:70kb
    • 提供者:davidjohn
« 12 3 4 5 6 7 8 9 10 ... 31 »
搜珍网 www.dssz.com