搜索资源列表
gds2lef
- 用tcl实现元件从gds2文件到lef文件的转换-gds2 lef
mk_lef
- 此tcl用于产生lef文件，来实现元件gds到synopsys fram lib 的转换用于后端设计-use to make lef
TXT2UCF
- 本软件为将PADS的原理图数据转换成FPGA软件引脚输入文件的软件。sch 转 ucf or tcl-The software for the schematic diagram of the PADS data into FPGA software pin input file . sch to ucf or tcl
fpga_DO
- 根据ModelSim提供的命令或者Tcl/Tk语言的语法，将仿真Cmd流程的仿真命令依次编写到扩展名为“do”的宏文件中，然后直接执行这个DO文件，就可以完成整个仿真流程-According to the order provides ModelSim or Tcl/Tk language syntax, the simulation process simulation Cmd command followed by the preparation of the extension "
Simulation-D133
- 使用XML文件编写了使用与NS2的场景文件，利用这些场景文件编写TCL脚本对所需场景进行模拟仿真。-Prepared using the XML file to use with the NS2 scene files, use the scenes of writing TCL scr ipts for the required simulation scene.
lef2fram
- tcl实现元件从lef文件到syn 的fram lib的转换-lef 2 fram
TERASIC_TPAD_CAMERA_hw
- 这是tpad的tcl文件，可以配置分辨率-This is tpad the tcl file, you can configure the resolution
pin-defination
- 使用tcl文件分配管脚 比如在quartus里面建立一个setup.tcl的tcl文件，器件为EP1C6Q240 第3，4行表示所有不用的管脚默认为输入三态 第6，7行分别把芯片的28和2脚分配给了设计中的clk和key1 -Use of tcl quartus such as file allocation pins inside a setup.tcl the tcl file, the device is EP1C6Q240 3,4 line that all un
wsn-example
- windows NS2中进行无线传感器网络模拟的tcl例子文件，是完整的，直接可以执行。-The complete tcl file used in WSN NS2.
clock-verilog
- 数字钟，功能：12时/24时切换显示，校时,时间很准（4位数码管显示），内含sof，pof，tcl，四个文件，在开发板C1上已实现-digital clock ，
windows-script
- 在window平台，采用脚本TCL来编译fpga的经典例子。具体的写法，见工程中的ise_flow.bat文件。如果在工作站来处理更块-In the window platform, using classic example TCL scr ipt to compile the fpga. Specific wording, see the project ise_flow.bat file. If the workstation to handle more blocks
Example-b8-3
- 学习使用DO文件进行仿真的基本方法,根据ModelSim提供的命令或者Tcl/Tk语言的语法，将仿真Cmd流程的仿真命令依次编写到扩展名为“do”的宏文件中，然后直接执行这个DO文件，就可以完成整个仿真流程-DO learn how to use basic file simulation method, according to the syntax of the command or ModelSim provides Tcl/Tk language will flow simulation
msim_setup
- IPcore ROM的标准tcl文件格式(Standard TCL file format for IPcore ROM)
ug835-vivado-tcl-commands
- Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看在Vivado上，Tcl已经成为唯一支持的脚本，此文件是vivado是tcl命令的集合。(Vivado is Xilinx's latest FPGA design tool that supports development of FPGAs and Zynq 7000s