搜索资源列表
-
0下载：
这是本人参与实验室项目编写的实现dvb-mpeg2码流解复用中和码流相关的源代码，用c实现，dsp是ti的5416，中间用到了，计时、中断、时钟锁存寄存器设置，对于学习dsp编程很有帮助-This is my participation in the project prepared by the laboratory to achieve DVB-mpeg2 stream demultiplexing and in bitstream relevant source code, using c
-
-
0下载：
用FPGA模拟VGA时序、模拟PS/2总线的键盘接口VHDL源代码，基于Xilinx spartan3-VGA FPGA timing simulation, simulation PS / 2 keyboard interface bus VHDL source code, Based on Xilinx spartan3
-
-
0下载：
c51用串口通信源码,包括调试
1.发送：向总线上发命令
2.接收：从总线接收命令，并分析是地址还是数据。
3.定时发送：从内存中取数并向主机发送.-decoder serial communication with the source code, including a debugger. Send : Bus made to order two. Acceptance : Bus from receiving orders and analysis of data or add
-
-
0下载：
ds1302,时间芯片，在dsp开发环境下的源代码，tmsf2812,运行正常-ds1302, timing chips, dsp development environment in the source code, tmsf2812. Operation
-
-
0下载：
这是我根据PT6554的datasheet时序要求规范,自己编写的LCD驱动源代码.用51单片机做汽车音响的朋友可以参考引用,编译用 Keil 进行-according to the datasheet PT6554 timing requirements norms, their preparation LCD Driver source code. Microcontroller with 51 car stereo so friends can be referred to, Keil c
-
-
0下载：
VHDL开发的计数器。源程序不复杂，应该都能看懂。最重要的注意：是时序问题-VHDL development of the counter. Source code is not complicated, should be able to understand. The most important Note : Timing is the issue
-
-
0下载：
verilog hdl FPGA vga时序显示经典源程序 很实用的-verilog hdl FPGA vga display timing source
code very useful
-
-
0下载：
本源码为Nios II的开发示例,主要演示Nios II的定时中断器的应用。开发环境QuartusII。
本示例十分经典，对基于SOPC开发的FPGA初学者有很大帮助。-The source code for the Nios II development of an example, the main demonstration Nios II interrupt timing device applications. Development environment QuartusI
-
-
0下载：
这是一个智能温控风扇，有温控，定时，调档功能。
里面有源代码，和方真文件，和实验报高，
功能全。-This is an intelligent temperature control fan, with temperature control, timing, downshift function. Inside the source code, and side true file, and experiments reported high, full-featured.
-
-
0下载：
AT24C04采用IIC串口总线方式进行数据传送，读写数据的时序源代码！-AT24C04 way with IIC serial bus data transfer, read and write data timing source code!
-
-
0下载：
Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。-Verilog operation: the source code to write their own input, complementary code output by the state machine to control the four adder, in order to ensure timing
-
-
0下载：
永磁交流真空接触器的线圈控制单片机源程序，供大家参考学习，理解永磁开关是如何控制的时序问题。-Permanent magnet AC vacuum contactor coil of single-chip microcomputer to control the source code for your learning, understanding how to control permanent magnet switch is the issue of timing.
-
-
0下载：
FM24C64采用IIC串口总线方式进行数据传送，读写数据的时序源代码！-FM24C64 way with IIC serial bus data transfer, read and write data timing source code!
-
-
0下载：
高楼电梯自动控制系统(Windows平台上运行的ispLEVER编程软件。
):
1统控制的电梯往返于1-9层楼。
2客要去的楼层数可手动输入并显示（设为A数）。
3梯运行的楼层数可自动显示（设为B数）。
4A>B时，系统能输出使三相电机正转的时序信号，使电梯上升；
当A<B时，系统能输出使三相电机反转的时序信号，使电梯下降；
当A=B时，系统能输出使三相电机停机的信号，使电梯停止运行并开门；
5是上升还是下降各层电梯门外应有指示，各层电梯门外应有使电
-
-
0下载：
hc11 timing source code and simulation in Verilog program
-
-
0下载：
定时排插源代码，基于C51单片机编写的，可以定时到1分，用4位数码管作显示。-Timing strip source code, written in C51 microcontroller-based, can be timed to 1 minute, 4-digit LED for display.
-
-
0下载：
基于dspTMS320C5402的定时器实现定时的源代码(在ccs3.3软件环境下)。-Based on the dspTMS320C5402 timer timing source code ( in CCS3.3 software environment ).
-
-
1下载：
VerilogHDL做的关于模数转换芯片MCP3202时序源代码，及其ModelSim仿真文件-VerilogHDL do the analog-to-digital conversion chip MCP3202 timing source code, its ModelSim simulation files
-
-
0下载：
FPGA控制SRAM读写时序源码，代码桂发，新手一看就懂-FPGA control SRAM write timing source code Guifa novice understand at a glance
-
-
4下载：
AD7616和STM32并行模拟时序源码。(Ad7616 and STM32 parallel simulation timing source code.)
-
