CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - vhdl 密码锁

搜索资源列表

  1. lock

    0下载:
  2. 基于VHDL语言实现的可下载到FPGA板子上的数字密码锁代码,包含按键防抖动功能的实现。-Based on the VHDL language can be downloaded to the FPGA board digital password lock code, containing the button shake function to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:1594
    • 提供者:momo
  1. CodedLOCK

    0下载:
  2. 基于FPGA的电子密码锁设计与实现,语言是VHDL语言,有注释-FPGA-based design and implementation of electronic locks, language is VHDL language, annotated
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1034093
    • 提供者:曾宪深
  1. DIGITLOCK

    1下载:
  2. 该程序使用VHDL在BASYS2板上实现了数字密码锁的设计,平台为Xilinx12-The program uses VHDL realization of the digital board in BASYS2 lock design platform for Xilinx12
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:450782
    • 提供者:盛斌
  1. lock

    0下载:
  2. 基于VHDL的智能密码锁程序,能用EMP1270T144C5单片机下载,能够输入4—6位十进制密码,有重置密码、报警、点阵显示、数码管显示功能。quartus II 9.0编译成功。压缩包里有word文件的源码,打不开工程可以看看。代码较多但语句都很简单,有比较详细的注释。-VHDL-based smart lock program, can download EMP1270T144C5 microcontroller can enter 4-6 decimal code, there are
  3. 所属分类:Embeded-SCM Develop

    • 发布日期:2017-05-07
    • 文件大小:1046410
    • 提供者:Tucky
  1. 4_coded_lock

    0下载:
  2. 本代码实现电子密码锁功能,用的是VHDL语言。可以方便和 可靠实现加密解密的过程。-The code to achieve the electronic password lock function, using the VHDL language. The process can be convenient and reliable implementation of encryption and decryption.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:527240
    • 提供者:张天健
  1. code_lock_vhdl

    2下载:
  2. 在ISE环境下用vhdl写的一个密码锁程序。下载到xilinx 公司的 spartan6 的板子上验证过的,也有仿真代码。主要就是几个状态之间的转换,用了一个moore状态机。-In the ISE environment using vhdl to write a lock program. Downloaded to the board spartan6 xilinx' s proven, there are simulation code. Mainly the conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:847003
    • 提供者:高转转
  1. code

    0下载:
  2. 本源码是基于VHDL语言环境下的基础实验源码,共分七个部分。分别是:序列检测器、数字密码锁、四位有符号数除法、同步FIFO、DPLL的设计以及Cordic 算法实现。对于VHDL的初学者具有极大的参考价值。-The source is based on experimental basis source VHDL language environment, it is divided into seven sections. They are: the sequence detector, di
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:20433
    • 提供者:朱召宇
  1. lock2

    0下载:
  2. 使用VHDL语言,实现了一个四位二进制串行密码锁-VHDL language to achieve a serial lock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:367300
    • 提供者:黄予
« 1 2 3 4 5»
搜珍网 www.dssz.com