CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - vhdl ts

搜索资源列表

  1. MPEG-2_TS

    0下载:
  2. MPEG2中的TS流!讲解怎么用控制信息代替空包!-MPEG2 in TS stream! Explain how to use control information in place of empty packet!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:43.22kb
    • 提供者:dragon
  1. DEMUX

    0下载:
  2. Demultiplexor vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:521byte
    • 提供者:Avatar
  1. RS_ENCODER

    0下载:
  2. DVBC RS编码,标准TS流输入输出接口!-DVBC RS encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.6kb
    • 提供者:sun mingang
  1. kongbao2

    0下载:
  2. 信道传输中所需的TS码流仿真包,数字电视的类似信号格式,VHDL编写,简单明了,希望对大家有帮助-The desired channel transmission simulation package TS stream, similar signal formats of digital TV, VHDL written, clear and simple, we want to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:990byte
    • 提供者:欧阳凯
  1. 091220111singalcpu

    0下载:
  2. 用verilog HDL语言或者VHDL语言来编写,实现单周期CPU的设计。能够完成以下十六条指定: add rd, rs, rt addu rd, rs, rt addi rt, rs, imm addiu rt, rs, imm sub rd, rs, rt subu rd, rs, rt nor rd, rs, rt xori rt, rs, imm clo clz slt rd, rs, rt sltu rd, rs, rt slti
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-27
    • 文件大小:9.09mb
    • 提供者:徐帆
搜珍网 www.dssz.com