CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 搜索资源 - vhdl using encoder

搜索资源列表

  1. 3Channel_CIS_Processor_with-VHDL.ZIP

    0下载:
  2. This usefull source for control CIS Sensor and has fallowed functions 1) Read image data frome 3channel 200dpi CIS Sensor 2)Encoder Sync Technoledge for more high resolution analiysys with shared the time divition 3)Psudo Video Ram Read by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:15.26kb
    • 提供者:jeong
  1. decoder_2_10

    0下载:
  2. 采用VHDL语言编写的二-十进制编码器,在MAX+plus软件上实现,其中包括演示截图。-Using VHDL languages II- Decimal encoder, in MAX+ Plus software to achieve, including the demo screenshot.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.71mb
    • 提供者:画眉
  1. decoder_3_8

    0下载:
  2. 采用VHDL语言编写8线-3线优先编码器,在MAX+plus软件下实现。-Using VHDL language-3 line 8 line priority encoder, in MAX+ Plus software to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.4mb
    • 提供者:画眉
  1. HDB3encoder

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。-Digital baseband signal transmission i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:105.94kb
    • 提供者:shashou
  1. vhdl

    0下载:
  2. Very high speed integrated Hardware Descr iption Language (VHDL) -是IEEE,工业标准硬件描述语言 -用语言的方式而非图形等方式描述硬件电路 容易修改 容易保存 -特别适合于设计的电路有: 复杂组合逻辑电路,如: -译码器,编码器,加减法器,多路选择器,地址译码 -Very high speed integrated Hardware Descr iption Language (VHDL)-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.66mb
    • 提供者:sherry
  1. encoderdecoder

    0下载:
  2. this project is based on 8*3 encoder and 3*8 decoder using vhdl.this is the 100 correct code,reference is taken from book digital electrionics written by anand kumar.please use quatrus to access this code.this code can be used for the final year proj
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:138.76kb
    • 提供者:jatab
  1. hdb

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 基于达到达到达到的信号发生器的源程序-Digital baseband
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.86kb
    • 提供者:成风
  1. encode

    0下载:
  2. 这是一个EDA实验课题目,用VHDL语言编写的3-8位编码器,-This is a subject of EDA present experiment, using VHDL language in the 3-8 position encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:186.38kb
    • 提供者:冉天纲
  1. Altera_IP_verilog

    0下载:
  2. Altera IP的产生与实现。定制一个8B10B编码器,采用verilog语言建立仿真模型,并验证。-Altera IP generation and implementation. Customize a 8B10B encoder, using verilog language, a simulation model, and verify.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:385.68kb
    • 提供者:Gorce
  1. ctc83

    0下载:
  2. 在文本编辑器中使用VHDL语言设计一个8-3编码器-In a text editor designed using VHDL, a 8-3 encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:78.34kb
    • 提供者:kys
  1. abc

    0下载:
  2. 卷积码编码器的实现,用的是vhdl语言。这是毕设时做的,已经调通。-Convolutional code encoder implementation, using vhdl language. This is done when the complete set has been transferred through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:3.92kb
    • 提供者:decoder
  1. encoder

    1下载:
  2. 802.11a卷积码的实现,使用公式133和177,可以用标准viterbi解码-802.11a convolutional code to achieve, using the formula 133 and 177, you can use standard viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-15
    • 文件大小:1kb
    • 提供者:Team
  1. bch-coding

    0下载:
  2. In this project, we are implementing the error detection and correction using BCH code (Bose Chaudhuri Hocquenghem). Using VHDL and targeted on FPGA for synthesis of the code. The encoder and decoder combine called as a codec.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-10
    • 文件大小:5.88mb
    • 提供者:venkata vijay
  1. Priority-encoder

    0下载:
  2. 在Quartus II中用VHDL语言编写的优先级编码器程序-In the Quartus II VHDL language using the priority encoder program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:178.61kb
    • 提供者:林燕
  1. encoder

    0下载:
  2. 使用VHDL编写的光电编码器。并且在quartus软件进行仿真。最终下载在FPGA板上实现光电编码器的使用。-Optical encoder using VHDL written. And quartus software simulation. The final use of photoelectric encoder download FPGA board.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:4.16mb
    • 提供者:牛满
  1. 7segment-display-VHDL

    0下载:
  2. 使用的NEXYS2原型设计电路板的7段编码器模拟-using the NEXYS 2 prototyping board Simulate the 7-segment encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:166.36kb
    • 提供者:Li Chen
  1. VHDL-code

    0下载:
  2. 使用VHDL语言进行门电路,优先编码器,译码器,各进制计数器,数码管显示的编写,在QUARTUS ii上模拟可用-Gates using VHDL language, priority encoder, decoder, each binary counter, write digital display, analogue available on QUARTUS ii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.22kb
    • 提供者:lucy
  1. encoder

    0下载:
  2. encoder in vhdl using behavioral modelling
  3. 所属分类:VHDL编程

    • 发布日期:2014-02-28
    • 文件大小:121.25kb
    • 提供者:priyanka
搜珍网 www.dssz.com