搜索资源列表
an001
- C8051F MCU 应 用 笔 记 AN001 — 配置端口I/O交叉开关译码器-C8051F MCU Application Notes AN001- Configuring port I/O crossbar decoder
VHDL_100_1
- 第43例 四位移位寄存器 第44例 寄存／计数器 第45例 顺序过程调用 第46例 VHDL中generic缺省值的使用 第47例 无输入元件的模拟 第48例 测试激励向量的编写 第49例 delta延迟例释 第50例 惯性延迟分析 第51例 传输延迟驱动优先 第52例 多倍（次）分频器 第53例 三位计数器与测试平台 第54例 分秒计数显示器的行为描述6 第55例 地址计数器 第56例 指令预读计数器 第57例 加.c减.c乘指令的
STM32F10xxx_Speex_Lib
- 这个应用批注在STM32F101xx和STM32F103xx微型控制器描述如何实施 编译码器Speex软件建立vocoder应用。-The application of annotation in the STM32F101xx and STM32F103xx describes how to implement the micro-controller, codec Speex software build vocoder applications.
STM32F103xx_I2S
- 这个应用批注描述如何使用高密度STM32F103xx I2S特点使用一台外在编译码器演奏音频文件。 I2S协议是用途广泛从microcontroller/DSP转移音频数据到音频编译码器为了演奏曲调(存放在记忆)或，夺取模式声音(从话筒)。 高密度STM32F103xx使用SPI外围设备提供I2S音频通信和贯彻具体功能为这个通信方式。 -This application describes how to use the annotation of high-density ch
74HC138 译码器实验
- 1 3 8 译码器实验,这个是单片机51系列写的- 138 decode use for 51 mcu
FPGA
- 简单的三人表决、一位全加器、三八译码器的VHDL语言的实现-Three simple voting, a full adder, the three eight decoder ，use VHDL language
CPU
- 用Verilog实现的 哈佛结构的简单指令集CPU程序，由ALU、地址译码器、指令译码器等部分组成-Part of a simple instruction Verilog realize the Harvard architecture CPU program set by the ALU, address decoder, an instruction decoder, etc.
74ls138-LED
- 单片机控制74LS138三八译码器来控制八个不同的LED灯-SCM 74LS138 thirty-eight decoder to control eight different LED lights