搜索资源列表
Altera的IP源码8237
- 名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持-renowned name of the company Synopsys 8051IP Core VHDL language, support can be keilC51
IPCORE
- 最简单的八位单片机8051的源代码，支持MCS51的汇编语言，可综合，VHDL语言描述，有测试环境-most simple eight SCM 8051 source code, a compilation support MCS51 language, integrated, VHDL descr iption of a test environment
arm
- ARM教程,理解精辟，言简意赅，不错哦，欢迎大家-arm language
C05_IPCore8051
- 使用VHDL语言编写的8051IP核，可以嵌入到自己的设计中使用-The use of VHDL language 8051IP nuclear, can be embedded into the design of their own use
RS232
- a good example of rs232 communication based on hdl language
LED
- 在ALTERA的DE 2 开发板上做的一个类似闪烁的彩灯，用了16个LEDR，可以直接下载到板子上运行，基于经典的开发平台Quartus II+SOPC Builder+Nios II IDE 做的，只要看了以后，你就会自己设计各种花样的彩灯闪烁的样子了.所用语言有多种，VHDL,C/C++等-DE 2 in the development of the ALTERA board to do a similar flickering lantern, with a 16 LEDR, can be
16-bit_cpu_design
- 详细介绍了如何设计一个简单的16位cpu.其中包含了从最基础的指令系统开始到最复杂的cu控制器的设计思路，方案.最后还介绍了一些有关vhdl语言的用法,并给出了具体的cpu部件的vhdl代码,从而帮助大家更为深刻的学习如何设计一个简单的cpu-Described in detail how to design a simple 16-bit cpu. Which contains the most basic instruction from the beginning to the most
cpu
- 基于十二条简单汇编指令构成的一个cpu 采用vhdl语言编写 内附源代码 工具sylinx-Based on 12 simple assembly instructions consisting of a cpu using vhdl language source code tool sylinx included
VHDL-cpu
- 根据计算机组成原理课程所学的知识和本课程所讲的设计思想，设计一个给定指令系统的处理器，包括：VHDL语言的实现；FPFA芯片的编程实现； -Based on the knowledge and the curriculum computer architecture course learn about design thinking, design a given the instruction system' s processor, including: the realizat
FPGAkejian
- 主要简述FPGA的一些编程基础，以及vhdl语言的介绍，以及相关编程基础-The main brief FPGA programming based on vhdl language introduction, as well as related programming foundation
module-multiplier
- 用vhdl编程，实现了一个2^N+1模乘法器，经验证，设计结果完全正确-use the vhdl language to design a module 2^n+1 multiplier
FPGA
- 简单的三人表决、一位全加器、三八译码器的VHDL语言的实现-Three simple voting, a full adder, the three eight decoder ，use VHDL language
FPGA_to_430
- 这是基于FPGA和msp430的通信驱动程序，FPGA用VHDL编写，MSP430用C语言编写。-This is based on FPGA and the msp430 communication driver, FPGA using VHDL, MSP430 using the C language.
vivado
- 用中规模MSI基本逻辑功能模块 实现关模比较器（要求分别使用中规模和语言实现）： 功能要求：它的输入是两个8位无符号二进制整数X和Y，以及一个控制信号S；输出信号为1个8位无符号二进制整数Z。输入输出关系为：当S=1时， Z=min(X,Y)；当S=0时， Z=max(X,Y)。(Modeling comparator is implemented by using basic logic function modules of medium-scale MSI (medium-scale an