搜索资源列表
9
- 本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50％的奇数分频。利用VHDL语言编程，并用QUARTERS||4.0进行仿真，用 FPGA 芯片实现。 关键词：半整数，可控分频器，VHDL, FPGA
ADC
- 、本实战的目的是让大家熟悉ADC模块的功能以及AD转换的方法 2、项目实现的功能：从芯片RA0输入一个可以随时变化的模拟量（通过调节DEMO板VR1实现） 则单片机就能够及时地把该模拟量进行模/数转换，并用LED显示出来，我们可以看到转换结果 会随模拟量的变化而变化，从而以让我们了解片内ADC模块的工作情况。 3、本例的软件设计思路：利用单片机片内硬件资源TMR0和预分频器，为ADC提供定时启动信号。但是 没有利用其中断功能，而是采用了软件查询方式，转换结果采用了右
equelfrequent
- 单片机频率计的设计，利用分步逻辑芯片，对高频信号进行分频，用数据选择器，选择输入信号输入单片机计时处理。有-Singlechip frequency of the design, use of step-by-step logic chips, high-frequency signals of frequency, using the data selector, select the input signal input single-chip processing time. Have
8251
- 1）设计8251与8086CPU的硬件连接图，分配8251的基地址为0F000H。8251的CLK引脚需接4MHz的时钟。设计8251的硬件连接及编写程序，实现自发自收。把内存的字符串，依次传送出去，并接受回来，然后把接受的字符显示在LED上。 2)设计8251的硬件连接线及编写程序，实现从微机接收一批数据，接收完毕，在将它们送回给微机。使用8253作分频器，提供8251的收发时钟，并给出流程图。 -8251
dianzizhong
- 电子信息技术的发展越来越快，电子产品在人们日常生活中的应用越来越普及。时钟是我们日常生活中不可缺少的一部分，本设计主要使用硬件实现电子时钟的计时、校验等功能。本文主要对时钟电路的选择、功能、原理、装配调试和故障分析排除进行阐述。该电子时钟主要从以下六个方面进行设计：脉冲源、整形电路、分频器、计数器、译码器/驱动器和校时电路。-The development of electronic information technology faster and faster, electronic pro
ZHANKONG
- 在数字电路的设计中,分频器是一种应用的十分广泛 的基本电路,他的具体功能就是对较高频率的信号进行分 频操作,目的是为了得到所需的较低频率的信号。 在实际的数字电路设计中,设计人员常需要得到占空 比为1∶n的n分频器,例如帧头信号或中断信号等。这 种分频器的设计思路如下:首先设计一个标准计数器,计 数器的模与分频系数相等 然后根据计数器电路的并行信 号输出来决定分频输出信号的高低电平,这样就可以完成 一个输出信号占空比为1∶n的n分频器。-In digital ci