搜索资源列表
biyesheji_huibian
- 基于MCS-51单片机的数字钟设计 [摘要] III [ABSTRACT] IV 引言 1 1绪论 2 1.1 集成电路 2 1.2 主要技术的背景 2 1.2.1 发展历史 2 1.2.2 现状 3 1.2.3 发展趋势 3 2器件简介 4 2.1 LED显示器 4 2.1.1 LED显示器的结构 4 2.1.2 LED的接线形式 5 2.2 AT89C52简介 5 2.2.1 AT89C52主要性能参数： 5 2.2.2 AT8
28-0TLC549
- TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。 内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为高电平时，DATA OUT处于高阻态且I/O时钟被禁止。
LTC1446_Square
- LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入：DIN CLK和片选（CS）。 内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为高电平时， Dout处于高阻态且DIN时钟被禁止。
digital_cymometer
- 简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围0.1Hz—9999MHz，精度可达0.1Hz。
scan
- 摘要:利用 MCS 51 单片机内的一个逻辑器件和单片机的输出巧妙地得到一个外部中断控制信号,该信号的宽度对应扫描 到的脉冲宽度。它处上升沿时,启动单片机内的定时器,下降沿时,停止单片机内的定时器,并请求中断。统计出在该信号为高 电平期间的计数脉冲的个数,便可算出该信号高电平的持续时间,即脉冲宽度。在中断服务程序中对定时器采集的数据进行提 取,这个数据便是扫描到的脉冲宽度。这一扫描方法的电路结构简单,实用价值高-The Appl ication of SWM in the B ar
64-Calculator
- 算器一般由运算器、控制器、存储器、键盘、显示器、电源和一些可选外围设备组成。低档计算器的运算器、控制器由数字逻辑电路实现简单的串行运算，其随机存储器只有一、二个单元，供累加存储用。高档计算器由微处理器和只读存储器实现各种复杂的运算程序，有较多的随机存储单元以存放输入程序和数据。 -Solvers generally computing, controller, memory, keyboard, monitor, power, and some optional peripheral equ
RFC1483
- FC1483(AAL5多协议封装技术规范), RFC1483描述了网络上承载无连接网络互连业务（即路由和桥接的协议数据单元PDU）的两种不同方法。 第一种方法允许在一条ATM虚电路上复用多个协议，这时需要在传统的PDU前加上IEEE 802.2逻辑链路控制（LLC）信头，以此来标识所传送的PDU的协议，这种方法称为LLC封装。 第二种方法是一个高层协议由一条ATM虚电路来承载，这种方法称为基于VC的复用。 RFC1483描述了ALL5的业务特定汇聚（SSCS）为空时，在AAL5的
CPLD
- CPLD + CAN总线改造，采用CPLD 进行编程，实现移相编码和电机功率输出， CAN总线进行数据通讯，使各节点独立工作又集中管理，实现集散控制。节点电机调速方案中，微控制器选用8位高性能微转换器ADμC812，逻辑与伺服控制采用全数字化方式，晶闸管主电路触发器选用ALTERA公司的 EPM7256S CPLD来完成。-CPLD+ CAN bus transformation, using CPLD for programming, coding and phase motor power
7128
- 1、掌握运算器的数据传输方式。 2、掌握74LS181的功能和应用。 3、学习并掌握利用CPLD器件通过原理图进行算术逻辑单元的设计。 1、完成16位不带进位位算术、逻辑运算实验。按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。 2、通过原理图配置EPM7128的内部电路结构，使其替代分离的算术逻辑运算单元的设计。 -A master computing device data transmission. 2, to grasp the features an