搜索资源列表
solution1324
- SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计,以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬
AT24C256
- 通过51单片机的I/O口模拟IIC接口,读写控制AT24C256 AT24C256:256K串行CMOS EEPROM-Microcontroller through the 51 I/O port simulation IIC interface, read and write control AT24C256 AT24C256: 256K Serial CMOS EEPROM
SJ
- 本设计以AT89S52单片机为核心充分利用硬件资源设计的一种频率计,该频率计首先将被测信号放大整形处理,变成满足单片机I/O口接受的TTL/ CMOS 兼容信号从单片机的T1输入口输入直接累加脉冲数,将单片机内部定时器定时为1S,这时累加的脉冲数即为被测信号的频率。最后经单片机处理送至lcd液晶显示屏显示。-This design with AT89S52 MCU as the core design make full use of the hardware resources of a ki