在FPGA中建立一个FIFO可用宇内部传输测试使用，也可以用于两个单片机之间的数据传输，同时还上传了基于DSP的SPI设置的FPGA源码-Create a FIFO in the FPGA internal transmission test using the available buildings, can also be used for data transfer between two microcontrollers, but also upload a set of DSP-bas

利用stm32f407作为测试板，利用IO和精确的延时（这个延时方式任意）来模拟FIFO时序来达到和FPGA的FIFO模块进行通信。测试时用的是Altera的FPGA的FIFO模块。-Stm32f407 use as a test board, the use of IO and accurate delay (the delay in any way) to simulate FIFO timing to achieve and FPGA FIFO module to communicate.

cy7c68013 同步Slave fifo传输 固件。 经测试，速度可以达到每秒40MB以上。 网上很多代码均为异步，速度最多只能到10多MB。注意：因为和FPGA配套，时钟是外部提供，若有不明，可以联系我。-cy7c68013 slave fifo sync transfer firmware. Speed up to 40MB/s.