这是一个非常小而简单的模块，它通过一个键xy矩阵扫描，并产生一种“快照”的 位的代表在扫描采样的按键开关状态。 有在模块的内存，使输出保持不变的扫描过程中，并同步更新。 把钥匙是连续取样，但向上的按键开关存储器存储的所有数据，直到最后输出 “快照”的生产。 该模块是Verilog的参数，并与小矩阵式键盘推荐使用。据 在实际测试硬件。-This is a ve

用VERILOG实现秒表的开发设计，(1)熟悉按键扫描、按键防抖和数码管驱动接口电路原理；(2)掌握按键扫描、按键防抖和数码管驱动接口电路设计开发；(3)掌握状态机实际应用设计。-To achieve the development of a stopwatch with VERILOG Design, (1) be familiar with key scanning, image stabilization and digital control key driver interface c

本人用verilog编写的按键控制，经测试可用。(I am prepared to use verilog KEY controller, the test is available.)