搜索资源列表
solution1324
- SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计，以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形图和数字硬件描述语言法(VHDL/AHDL)来开发电路。 3.CPLD/ FPGA 提供引脚可任意设定,故作测试实验时不需要做硬件连接,可节省大量连线焊接时间,快速学习软硬
rom
- Rom的读取的Verilog代码，自己编写的，大家参考参考啊-Rom read the Verilog code, I have written, your information ah
1
- VGA01目录下有TTOP.BIN，下载后有如下效果： 插上显示屏： 屏幕显示两层图片，下层是静态的两个字，我的名字。 上层是一个128X64的256色图片， 插上键盘： 按键盘大键盘区的1－9,板子上的7段会有显示数字，按<-删除键删除一个数字。 visualC目录下是一个小程序，将BMP转换成rom.mif ROM存储器初始化文件。-VGA01 directory under TTOP.BIN, download the following ef
ReaddataRom
- 本程序用VHDL语言实现了对ROM中所存数据的读取，对初学者很有用-This code written by VHDL,which can read data from ROM ,is helpful to beginner.
AAA
- 设计了一个16x8的ROM，采用VHDL语言。采用case语句，通过数码管输出高低地址数值。-The design of a 16x8 ROM, using VHDL language. Using case statements, through the digital output level address value.