搜索资源列表
DRFM
- 这是一个计数器原理图，主要是用protel dxp设计的，希望对大家有用-This is a counter schematics, it is mainly used Protel Pitch design, we hope to useful
Timer
- 这是学习dsp定时器计数器的实验，通过他练习中断的概念，是初学者要做的实验之一-This is a learning experiment dsp timer counter, through the interruption of the notion of practice, he is the one for beginners to do the experiment
cpu_timer
- DSP F2808 定时器 中断 应用例子-This example configures CPU Timer0 and increments a counter each time the timer asserts an interrupt.
12345
- DSP1812 寄存器 功能描述 一个ePWM module包括Time-base (TB) module，Counter-compare (CC) module，Action-qualifier (AQ) module，Dead-band (DB) module，PWM-chopper (PC) module，Event-trigger (ET) module，Trip-zone (TZ) module等七个模块。正常的发出PWM波要配置TB、CC、AQ、DB、ET等五个模块。-DSP18
DSP-pwm-
- 为了产生一个PWM信号，DSP的定时器定时周期应该和PWM的周期相等。另外需要对DSP的EVA/EVB模块中的比较单元的比较寄存器设定数值，这样该数值一直与定时器的计数器值相比较，按照一定的比较方式，PWM即产生跳变。通过此种方式，DSP的PWM管脚就会产生一个宽度与比较寄存器数值成比例的脉冲信号。在定时器重复定时的过程中就产生了PWM信号。 使用DSP比较单元产生PWM波形不需要硬件连接图，只需对DPS的相关寄存器进行配置就可以在输出端得到相应的PWM波形，其具体操作过程如下：
18
- 开发数据代码，为入门者提供开发平台，及一反三的例子-Develop data code, for entry to provide development platform, and a counter-example of three
counter
- This a VHDL file for 10 bit counter-This is a VHDL file for 10 bit counter
Timer0_ISR
- 基于TMS320VC5416的定时器设计，可以设计成方波发生器和频率计-TMS320VC5416 timer-based design, you can design a square wave generator and frequency counter
cpu_timer
- 这个示例配置DSP28027CPU Timer0 1 & 2和增量，每计数一次，定时器产生一个中断。-This example configures CPU Timer0, 1, & 2 and increments,a counter each time the timer asserts an interrupt.
PWM模块原理及使用
- F28027有8路PWM（四个模块），4路HRPWM，特别对设计高精度电源提供了方便，每个PWM模块中又包括以下几个子模块：时基（Time-base）模块、计数比较（Counter-compare）模块、功能限定（Action-qualifier）模块、死区控制（Dead-band）模块、斩波（PWM-chopper）模块、事件触发（Event-trigger）模块、制动（Trip-zone）（不知道这样翻译恰当否）模块、数字比较（Digital Compare）模块。从这些模块的命名上看，用它