CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 DSP编程 搜索资源 - timer vhdl

搜索资源列表

  1. 至简设计法--篮球倒计时

    0下载：
  2. 24秒计时器的FPGA实现，分三个模块并内分别附上VHDL程序(24-second timer FPGA implementation)

  3. 所属分类：DSP编程

    • 发布日期：2018-04-22
    • 文件大小：55kb
    • 提供者：DT25
搜珍网 www.dssz.com