搜索资源列表
-
0下载：
Cadence_manual_1.2.pdf
-
-
0下载：
CH2 VHDL 数字电路参考书所有程序2-CH2 VHDL digital circuit two reference books all procedures
-
-
0下载：
这些是verilog编程实例2,仅供参考-These are two examples of Verilog Programming for reference
-
-
1下载：
X-HDL软件是可以智能地实现vhdl<->verilog之间的相互转换的软件，不仅仅是语法转换，而是使用了hdl技术。这是该软件x-hdl3.2.55的license注册补丁，非常难得。
-
-
0下载：
该文件中是关于一些VHDL许多编程实例以及源码分析，希望对VHDL爱好者有用。卷2实例包括：多路彩灯控制器的设计与分析、智力抢器的设计与分析、微波炉控制器、数据采集控制系统、电梯控制器的设计与分析
-
-
0下载：
Altera IP应用设计实例
“\\Example-b4-2\\Project”目录下为设计工程
“\\Example-b4-2\\Solution”目录下为正确的解决方案，仅供读者参考
-
-
4下载：
(2,1,3)卷积码编解码，viterbi译码
-
-
0下载：
本文为用vhdl语言编写的2进制到10进制转换的程序，为doc格式，使用前复制于maxplus等相应软件中使用。,This article was prepared by using VHDL language 2 hex to 10 hex conversion procedures for the doc format, the use of pre-replication in maxplus, such as the use of corresponding software.
-
-
0下载：
这个是systemC在VC下编译后的文件，响应的运行时 include systemc-2.2.0\src systemc.h 都文件。并且建立项目时 把SystemC.lib加入项目中即可编译SystemC,This is the systemC after VC complie, you can include the systemc-2.2.0\src systemc.h file and add SystemC.lib to your project .
-
-
0下载：
本算法基于leon2协处理器接口标准，内含testbench，在modelsim中仿真通过，在ise9.2中综合及后仿真通过。,The algorithm is based on the leon2 co-processor interface standard, including testbench, ModelSim simulation in the adoption, in ise9.2 integrated and adopted after the simulation.
-
-
0下载：
宇航级微处理器LEON2 2.2 VHDL源代码,很难找的.,Aerospace-grade microprocessor LEON2 2.2 VHDL source code, it is difficult to find.
-
-
0下载：
SD卡控制器IP. 兼容SD卡协议2.0。与wishbone bus 接口，方便与其他IP连接使用。 ,SD Card Controller IP. Compatible with SD Card Agreement 2.0. With the wishbone bus interface to facilitate the use of other IP connections.
-
-
0下载：
sources of CPLD (fpga) from freescale i.MX27 Avanced Designe System Develpment Kit board,sources of CPLD (fpga) from freescale i.MX27 Avanced Designe System Develpment Kit board
-
-
0下载：
实现PS/2接口与RS-232接口的数据传输，
可以通过RS-232自动传送到主机的串口调试终端上并在数据接收区显示接收到的字符。,The realization of PS/2 port RS-232 interface with data transfer, RS-232 can be automatically sent to the host serial debug terminal and reception area in the data display received ch
-
-
0下载：
设计一个7段数码管译码器，带数码管的4位可逆计数器
[具体要求]
1. 7段数码管译码器
使用拨码开关SW3, SW2, SW1, SW0作为输入，SW3为高位，SW0为低位。
将输出的结果在HEX1，HEX0显示。当输入为‘0000’~‘1111’显示为00~15，
2. 带数码管的4位可逆计数器
将实验三的结果在数码管上显示。结合上次实验，将4位可逆计数器，数码管显示，分别作为两个子模块，实现在数码管上显示的4位可逆计数器。-Design of a 7-s
-
-
0下载：
Synplify.Premier.v9.6.2.with.Identify.3.0.2 crack,Synplify.Premier.v9.6.2.with.Identify.3.0.2 crack
-
-
0下载：
quartus7.2的license破解，里面有详细说明，简单实用-quartus7.2 to break the license, which has detailed descr iption of simple and practical
-
-
0下载：
SystemC TLM 2.0.1 2009/7/15 最新源码和文档。-The latest SystemC TLM 2.0.1 7/15/2009 source code and documents
-
-
0下载：
Sd Card System 2.0 Specifiction.真实完整版。独此一家。-Sd Card System 2.0 Specifiction. A true and complete version. Alone this one.
-
-
4下载：
自己写的（2,1,3）卷积编码器和viterbi译码，测试已通过
-
« 12
3
4
5
6
7
8
9
10
...
50
»
