搜索资源列表
select7
- VHDL七人表决器免费为大家服务-VHDL seven people to vote for you for free!
seven
- seven.vhd 七人表决器VHDL源码 七人表决器.doc 程序说明-seven.vhd seven votes for VHDL source code for seven votes. A descr iption of the procedures for doc
vote7-2
- 七人表决器 在表决的过程中 多于四个通过 少于四个不通过
voterandcounter
- 用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。
VHDL学习的好资料--18个VHDL实验源代码
- 20个VHDL实验源代码,包括： 1 交通灯控制器 2 格雷码变换器 3 BCD码加法器 4 四位全加器 5 四人抢答器 6 4位并行乘法器 9 步长可变加减计数器 10 可控脉冲发生器 11 正负脉宽数控信源 12 序列检测器 13 4位流水乘法器 14 出租车计费器 15 多功能数字钟 16 多功能数字秒表 17 频率计 18 七人表决器 19 数码锁 20 VGA彩条发生器
seven
- 这是我在ISP编程实验中独立编写的采用结构化描述的一个七人表决器，通过独特的3次映射一位全加器的方法从而实现七人表决器的功能，与网络上任何其他的七人表决器源码决无雷同。-This is my ISP programming in an independent experiment using a structured, prepared as described in a seven-member voting machine, through a unique 3 times a full a
bhgfdti
- 含有七人表决器，格雷码变换电路，英文字符显示电路，基本触发器（D和JK），74LS160计数器功能模块，步长可变的加减计数器-Containing seven people vote, and Gray code conversion circuit, the English characters display circuit, the basic flip-flop (D and JK), 74LS160 counter function modules, variable-step add
seven_vote
- 这是一个七人表决器，顾名思意就是适用于7个人的表决器，当有4个人以上赞成就会响-this is a vote from seven people
LAB5
- 七人表决器 七个按键，若按下个数多于三个，表示通过，LED点亮-Seven voting machines seven keys, press the number if more than three, said that through, LED lights
biaojue
- VHDL编写的七人表决器，有做课程设计的有福了-Written in VHDL seven voting machine, there are so blessed Oh curriculum design
biaojueqi
- 七人表决器 当同意人数大于等于4时，投票通过。-Seven voting machines when the agreed number of greater than or equal 4, vote.
vhdlcoder
- 本文件夹包含了16个VHDL 编程实例，仅供读者编程时学习参考。 一、四位可预置75MHz -BCD码（加/减）计数显示器（ADD-SUB）。 二、指示灯循环显示器（LED-CIRCLE) 三、七人表决器vote7 四、格雷码变换器graytobin 五、1位BCD码加法器bcdadder 六、四位全加器adder4 七、英语字母显示电路 alpher 八、74LS160计数器74ls160 九、可变步长加减计数器 multicount 十、可
vote
- 此程序是七人表决器，代码中运用了case和IF这两种语句，可凭个人自由选用！-This program is a vote of seven, code in use of the case and the two IF statements, present their selection of individual freedom!
vote
- 当表决器的七个输入变量中有4个以上（含4个）为“1”时，则表决器输出为“1”；否则为“0”。分析七人表决器全加结果CBA（从高位到低位）中的八种情况：000-111，输出为“1”的量为100-111, 根据这种真值表用卡诺图化简可得出最简逻辑表达示为OUT=C，即全加结果最高位决定了结果。-failed to translate
qirenbiaojueqi
- 七人表决器，模拟评委表决，选择或者淘汰选手，大家可以看一下，能看懂的话可以修改人数哦。-Seven voting machines, analog judges vote choice or out of players, we can look at, to understand, then you can modify the number of oh.
vote7_plus
- 七人表决器完整工程项目，VHDL语言编写，Maxplus2环境，内有仿真图，实验可用-Seven voting integrity project, VHDL language, Maxplus2 environment, there are simulation diagram, experimental available ~ ~
FPGA
- 组合逻辑电路设计（编码器、译码器），时序电路设计（增计数器），图形设计输入实验 七人表决器设计-Combinational logic circuit (encoder, decoder), sequential circuit design (by counter), graphic design input experimental design of seven voting
VHDL
- 七人表决器，可以用于七人表决，很实用，很好,-Seven voting machines, you can vote for seven people, very practical, very good,
qrbjq
- 用FPGAS实现七人表决器，内含数码管显示。输入为七个开关，输出为数码管显示表决通过的人数，并用一个led灯显示表决结果（输入同意大于等于4灯亮否则灭，同时数码管显示同意的人数）。-FPGAS realize with seven people BiaoJueQi, contains the digital pipe display. Input for seven switch, output for digital pipe display the number of vote throug
7_ren_biao_jue_qi
- 用vhdl,设计的一个七人表决器，当赞成人数大于等于四时显示表决通过，同时分别将投票中赞成的人数和反对的人数在数码管上显示出来-VHDL design of a seven-vote in favor of the number of greater than or equal to four o' clock, the vote at the same time, respectively, displayed the number of people vote in favor of