搜索资源列表
bahe
- 设计四 拔河游戏机 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管，开机后只有中间一个发亮，此即拔河的中心点。 3、 游戏双方各持一个按钮，迅速地、不断地按动，产生脉冲，谁按得快，亮点就向谁的方向移动，每按一次，亮点移动一次。 4、 亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。 教学提示: 1、 按钮信号即输入的脉冲信号，每按一次按钮都应能进行
shift_split_data
- 关于一个串行数据输入 根据时序将数据分两路输出的程序 -on a serial data input timing will be based on output data using two procedures
yixiang
- 数字式移相信号发生器可以产生预置频率的正弦信号，也可产生预置相位差的两路同频正弦信号，并能显示预置频率或相位差值；-digital phase shifting generator can produce preset frequency sinusoidal signal, Preferences may also have phase difference with the way the two-frequency sinusoidal signal, and can show that
news5f
- Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。-Verilog HDL prepared by the five-frequency circuits. Clock using two phase logic role.
phase
- 实现两路数字信号的鉴相功能，最后通过静态LED显示出来，该程序通过硬件的测试
vcvhdl
- 两路电机CPLD控制,串口通信，兼遥控PIN信号输入，强制停止。
sine
- Verilog编程，利用FPGA实现两路正弦波的信号输出，也可以扩展成六路正弦输出
两路十字路口的交通灯控制的VHDL源码
- 两路十字路口的交通灯控制的VHDL源码，毕业设计，,Two-way traffic lights at the crossroads of the VHDL source code control, graduation design,
zhuanpan.rar
- 增量式光电编码器输出四分频脉冲计数，分别为A，B两路信号,Incremental optical encoder pulse count output frequency of a quarter, namely A, B two-way signal
EP3C8020111219125810_ROM_OK5
- 采用DSP builder v9.1实现正交两路单频输出，已经在EP3C80上面跑通，经实际验证是正确的。此例程非常简洁明了，可以作为DSP builder的入门示例。里面已经包含了生成好的modelsim仿真示例和仿真结果。-Achieved using DSP builder v9.1 orthogonal two single-frequency output, has been run through the EP3C80 above, are proven to be correct.
baheyouxiji
- 拔河游戏机， 1、 设计一个能进行拔河游戏的电路。 2、 电路使用15个(或9个)发光二极管，开机后只有中间一个发亮，此即拔河的中心点。 3、 游戏双方各持一个按钮，迅速地、不断地按动，产生脉冲，谁按得快，亮点就向谁的方向移动，每按一次，亮点移动一次。 4、 亮点移到任一方终端二极管时，这一方就获胜，此时双方按钮均无作用，输出保持，只有复位后才使亮点恢复到中心。 5、 用数码管显示获胜者的盘数。教学提示: 1、 按钮信号即输入的脉冲信号，每按一次按钮都应能进行有效的计数。 2、 用可逆计数器的加
Digital_Phase_Measurement
- 测量相位差并用LCD显示。从信号源接入两路信号,经过AD1和AD2转换后，送入FPGA中。 在FPGA中，使用双值法整形，得到两路标准的方波，然后测出两路信号的时差Δt，以及信号的周期T， 并计算相位差（ΔΦ=Δt/T*360°）。并送入1602中显示。经测试，其测相误差小于1 。-Measured phase difference and with LCD display. Two-way access from the source signal, converted by AD1
lvds2ttl
- 该模块将来自AFE的两路串行信号转为14位并行数据-change series to parallel
ASI_IN1_and_ASI_OUT1
- 这是对于从卫星接收下来的TS流，有两路流，对其选择，其中包括同步模块，PCR校正模块，码率调整模块-This is received from the satellite down for the TS stream, there are two streams of their choice, including the synchronization module, PCR correction module, rate adjustment module
digital-quadrature-down-converter
- 基于FPGA的数字正交下变频器设计,在ALTERA的DE2开发板上设计一个多相滤波结构数字正交变换器。其中多相滤波模块是最关键模块，该模块将64阶滤波器的系数分成奇偶两路，并通过VHDL常数的方式存储在模块内部。这些常数是通过在MATLAB中调用FDATool，根据滤波器的参数要求来生成的。这些浮点格式的滤波器系数还需要在MATLAB中计算成二进制补码的形式，才可以存储在模块中。-FPGA-based digital quadrature down-converter design, ALTER
phaseconrol
- 将10Khz的输入信号经过分频得到两路互补的方波信号，方波信号的频率由分频计数初值决定。然后将分频后的方波进行移相，从而得到另外两路方波信号，移相的大小也由计数器的的初值决定。-After the 10Khz frequency input signals are two complementary square wave signals, square wave signal frequency by a frequency count of initial decision. And the
shuangbo
- 本文档能够产生两路相位不用的正弦信号，并可以通过按键调节相位差 -May use in producing two group phase different sinusoidal signal
PLD-LOGIC_SPWM
- 电子设计竞赛中获二等奖，在FPGA中实现的两路自然采样SPWM，原理图输入法设计，1024*八位正弦查找表，带FSK和ASK调制功能，频率范围8KHz~12KHz.-Electronic Design Competition second prize in the FPGA to achieve the two natural sampling SPWM, schematic design input, 1024* eight sine look-up table, with FSK and A
phase_FPGA
- 这是利用FPGA来测量频率的，把两路信号经过异或后变成方波，然后测高脉宽的个数和整个周期的脉宽数，算出占空比即相位，最后把数据传到单片机上显示出来。-This is used to measure the frequency of the FPGA, the two signals through different or later into a square wave, and then measured the number of high-pulse width and the cycl
DDS
- 实现了基于FPGA的DDS信号源设计，能同时两路输出，输出波形包括正弦波、三角波、方波和锯齿波，且其频率和相位均可调，还能计算两路输出信号的相位差。-FPGA-based implementation of the DDS signal source design, two outputs simultaneously, the output waveforms including sine, triangle, square and sawtooth waves, and its freque