CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 串口助手程序

搜索资源列表

  1. uart

    0下载:
  2. 利用串口调试助手是实现pc机和fpga的串口通信功能,程序附注释。-Debug Assistant is achieved using serial pc machine and fpga serial communication function, the program annotated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:99.93kb
    • 提供者:郝强
  1. x3cs400_uart

    0下载:
  2. 基于X3cS400的串口通讯程序,开发环境ISE7.0,使用verilog编写。可以使用串口调试助手在pc机上查看字符。-UART communication program based on X3CS400 FPGA, develop enviroment: ISE7.0,completed by verilog。 The result could be seen on the Uart debug assitant.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:556.24kb
    • 提供者:lingfeng
  1. ps2verilog

    0下载:
  2. 本程序实现了基于FPGA的PS2键盘控制器,主机即FPGA读取键盘的键码然后解码输出到上位机(串口调试助手)显示,用户友好,调试方便,-This program implements the PS2 keyboard controller based on FPGA, the FPGA reads the keyboard master key code and then decode the output to the host computer (serial debugging assis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:303.65kb
    • 提供者:张扬
  1. UART

    0下载:
  2. sep4020开发板uart模块的驱动程序,使用串口0,在串口调试助手上显示prochip-uart driver module development board sep4020, serial 0, serial debugging assistant prochip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:320.27kb
    • 提供者:邹甬
  1. uart_rx_tx

    0下载:
  2. 基于sp605开发板的一个串口收发程序。包含了所有ise产生的完整的文件(ucf等),通过串口调试助手测试通过。共有四个模块构成。-Program based on the the sp605 development board serial transceiver. Contains all ise complete file (ucf etc.), by serial debugging aides tests. A total of four modules.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:404.17kb
    • 提供者:曹曹
  1. ps2_keyboard_test

    0下载:
  2. FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A-FPGA received by ps2 keyboard data, and then received the letters A through Z keys to convert the corresponding ASII code, sent through the serial po
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:691.51kb
    • 提供者:黄远豪
  1. ISE-chuankou

    0下载:
  2. 基于FPGA的串口通讯程序,用VHDL语言编写,用ISE平台编译,并且用串口调试助手和PC机通讯准备无误!-FPGA-based serial communication program using VHDL language, compiled with ISE platform, ready to correct and serial debugging aides and PC communication!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.53mb
    • 提供者:波波
  1. UART

    0下载:
  2. 基于FPGA的串口程序 由VHDL语言编写,通过串口助手实现数据的发送与接收-FPGA-based serial procedures by VHDL language and sending and receiving data through the serial port assistant
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.37kb
    • 提供者:lijiaxi
  1. uart_tx

    0下载:
  2. 在SP605开发板上实现了串口的发送程序,并且通过验证。可以通过串口调试助手进行测试!-SP605 development board serial transmission program, and validation. Tested by serial debugging assistant!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:247.93kb
    • 提供者:曹荣丽
  1. 10_ps2_keyboard_test

    0下载:
  2. FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。 实验时,需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A -Through FPGA receive the ps2 keyboard data, and then receive the letters from A to Z key value into corresponding ASII code, through A seri
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:187.87kb
    • 提供者:珍宝
  1. uart

    0下载:
  2. 基于FPGA的UART程序设计,VERILOG HDL语言编写,可实现串口通信,波特率为115200。已通过串口调试助手验证。-FPGA-based UART program design, VERILOG HDL language, enabling serial communication baud rate to 115200. Has been verified through the serial debugging assistant.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:694.14kb
    • 提供者:maike cao
  1. UART_D

    0下载:
  2. 这是一个串口调试程序,实现了数据传输判断,通过串口调试助手调试成功-This is a serial debugger, to achieve a data transfer judgments, through the serial debugging assistant debugging success
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:393.87kb
    • 提供者:丁强
  1. ps2_keyboard_test

    0下载:
  2. FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。 实验时,需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A -FPGA receives data via the keyboard ps2, and then received the letters A through Z keys corresponding conversion ASII code sent to the PC v
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:569byte
    • 提供者:jame
  1. new_uart

    0下载:
  2. 串口的调试程序,可用串口调试助手对串口进行收发数据的检测-Debugger serial, serial debugging assistant available to detect the serial data transceiver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.82mb
    • 提供者:ljp
  1. 09_uart2

    0下载:
  2. FPGA UART与计算机pc进行串口通信Verilog程序,含有波特率选择,发送器,接收机以及顶层文件,再PC机上通过串口调试助手与FPGA进行通信。-FPGA UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:103.13kb
    • 提供者:陈辉
  1. ps2keyboard

    0下载:
  2. FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。 实验时,需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A-FPGA through PS2 receive keyboard data, and then receive the letters A to Z conversion keys corresponding ASII code, through the serial port t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:171.28kb
    • 提供者:珍宝
  1. uart

    0下载:
  2. USB与pc机串口通讯的程序,开发环境为quartus11.0.该源程序是仿照黑金的教程来做的。能够往串口调试助手上顺利发文件。-Pc USB and serial port communication program development environment for quartus11.0. The source is modeled black gold tutorial to do. Serial debugging assistant can go on successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.39mb
    • 提供者:周燕
  1. UART_rec

    0下载:
  2. 用Verilog语言写的串口接收程序。通过串口助手发送数据,在数据输出端可以看到发送的数据。(需要自己分配FPGA引脚)-Verilog language used to write the serial receiver. Send data through the serial port assistant. It can be seen at the data output terminal of the data transmission. (Need to assign your ow
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.35kb
    • 提供者:毛毛
  1. usartV1.2

    0下载:
  2. 基于Verilog实现串口通讯,通过串口调试助手可测试(Serial communication based on Verilog, through the serial debugging assistant can test)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:4.29mb
    • 提供者:hitwhw
  1. 28_ad9226_test

    0下载:
  2. 此程序完成了的双路数据的采集,通过ad模块将模拟数据转化为12位数字信号,并通过串口发送在pc端的串口助手中显示(This program has completed the acquisition of dual data. Through the ad module, the analog data is converted into 12 bit digital signals and is sent to the serial port assistant at the PC side
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-06
    • 文件大小:3.21mb
    • 提供者:张小er
« 12 »
搜珍网 www.dssz.com