CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 串口 16进制

搜索资源列表

  1. UART

    0下载:
  2. AVR单片机串口程序 很好用的串口程序,可以发送16进制和ASC-AVR RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:4.42kb
    • 提供者:张健
  1. the-keys

    0下载:
  2. 按键发送数据程序,四个按键,依次通过串口发送16进制的80,81,82,83-the keys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:370.53kb
    • 提供者:骆郑钧
  1. TS_i2c

    0下载:
  2. 基于xilinx spartan 3e 开发板的CAT34TS02 AT30TSE002B 等 带有温度传感器EEPROM 的TS 部分测试程序。通过串口写入数据和地址。按键控制从串口读出内部寄存器值,同时LCD予以16进制显示。 本人编写亲测。-Based on the xilinx spartan 3e development boards CAT34TS02 AT30TSE002B TS part of the test program with a temperature senso
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.04mb
    • 提供者:李华
  1. yibuchuanxingjiekou

    0下载:
  2. 能进行异步全双工串行通信的模块,该模块以固定的串行数据传送格式收发数据。每帧数据共10 位,其中1 位启动位,8 位数据位,1 位停止位。模块发送的数据由PC 端的串口调试助手接收,要求能发送数字和中文(一首古诗,在FPGA内采用ROM 的方式存储中文内码),并能进行切换。模块接收PC 端串口调试助手发送的16 进制数据,可按10 进制方式显示到LED 上。-Asynchronous full-duplex serial communications module can be performe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:2.72mb
    • 提供者:王婷
  1. serial

    0下载:
  2. 基于FPGA的串口通讯,能够实现串口助手给fgpa发送16进制的数字,FPGA也能够向串口调试助手发送数据-Based on FPGA, serial port communication can realize serial assistant send fgpa hexadecimal Numbers, the FPGA can also send data to serial debugging assistant
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:739.92kb
    • 提供者:wanglei
  1. UART

    0下载:
  2. (1)在FPGA上设计UART接收模块实现从PC接收串口数据(RS232串口通信); (2)在FPGA上设计UART发送模块,把从PC接收的数据的16进制值加1再发送给PC; -(1) Design UART receiver module receives serial data (RS232 serial communication) the PC to the FPGA (2) Design UART transmit module on FPGA, the hexadecim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:563.49kb
    • 提供者:shan
  1. URAT

    0下载:
  2. 在ISE环境下,用VHDL语言实现RS232串口设计,实现串口通信。通过串口调试工具向 0000000UART发送16进制数,FPGA将UART接收到的串行数据转换为并行数据,并在8个 LED灯上输出显示;同时,并行数据又被重新转换为串行数据,重新送给RS-232接口,并在 串口调试工具上再次显示,SW0为复位键。 比如:串口调试工具发送两位16进制数,然后能在LED上显示,并且重新在串口调试工 具上显示。串口调试工具设置:波特率设为9600,默认奇校验。-In the IS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:393.64kb
    • 提供者:panda
搜珍网 www.dssz.com