搜索资源列表
serial_produce
- 设计一个能够自启动的24-1的伪随机码（111101011001000）发生器。 设计一个序列信号发生器，产生一个011100110011序列码。 实现序列1110100。测试序列码波形 个人比较欣赏第二种方法 -to design an 24-1 since the start of the pseudo-random number (111101011001000) generator. Design of a signal sequence generator to pro
vhdl
- 伪随机码发生器的VHDL实现 随着通信理论的发展，早在20世纪40年代，香农就曾指出，在某些情况下，为了实现最有效的通信，应采用具有白噪声的统计特性的信号。另外，为了实现高可靠的保密通信，也希望利用随机噪声。然而，利用随机噪声最大困难是它难以重复产生和处理。直到60年代，伪随机噪声的出现才使这一难题得到解决
pn127
- 这是个128位的串行伪随机码发生器，还可以进一步扩充-128 This is a serial pseudo-random code generator, can be further expanded
ca
- 基于vhdl/verilog的gps接收机伪随机码产生程序。已经过仿真综合。-Based on vhdl/verilog of the gps receiver pseudo-random code generation process. Simulation has been integrated.
mcode_FPGA
- 伪随机码发生器，次源码已经经过了测试并通过时序仿真验证没有任何问题，此小m序列发生器的特征多项式我没有写，但我建议大家在看原代码之前还是先看下扩频通信中m、M、Gold序列的原理，只有这样才能够真正的明白伪随机码发生器发生器的原理。-mcode_FPGA
pseudo-randomcodegenerator
- VERILOG语言编写的伪随机码产生器，可以ISE中编绎调试-VERILOG language of pseudo-random code generator, you can unravel ISE in debugging code
weisuijiamadechanshen
- 7位伪随机码序列的产生及分析，附有7位伪随机码序列的Verilog代码-7-random sequence generation and analysis
sheji
- 伪随机码发射verilog HDL程序 大学生电子竞赛-Pseudo-random code transmitter verilog HDL program Undergraduate Electronic Contest
MFSG
- 实现一个可变速率的伪随机码发生器。通过拨码开关实现模式选择，选择的模式会通过数码管显示出来，同时不同的模式对应不同码速率的伪随机码。-To achieve a variable rate of the pseudo-random code generator. Mode selection via DIP switch, the mode selected by the digital display, and different modes correspond to different co
frame
- verilog编写的帧同步检测代码及仿真程序。帧信息序列用伪随机码表示，同步码为100110-frame synchronization detection code written in verilog and simulation procedures with frame information using a pseudo-random code sequence, and synchronization code 10011011
hdb3
- 使用FPGA将伪随机码转换成DHB3吗，及解码HDB3码-encode and decode hdb3 using verilog HDL
m4
- 小m4伪随机码产生+AMI编码 电路图形式，两者可分开(produce pseudo-random code,and then get it into AMI code)