CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - 低通

搜索资源列表

  1. Pall_FIR

    0下载:
  2. FIR低通滤波器得设计,采用并行算法设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.91mb
    • 提供者:luyingc
  1. 09

    0下载:
  2. 应用分布式算法在FPGA平台实现FIR低通滤波器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:181.07kb
    • 提供者:elisen
  1. LowpassfilterVHDLcord

    0下载:
  2. 低通滤波器的VHDL代码,需要的可以下来看看,本人QQ147440013,有志同道合的人可以加我哦
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.34kb
    • 提供者:黄建
  1. fir_16

    0下载:
  2. fir低通滤波器 用于dspbuilder pll:25ns data 400khz sin 10.8khz
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:8.07kb
    • 提供者:wq
  1. FIR低通滤波器部分模块

    0下载:
  2. 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db.用MAXPLUS2设计与仿真。-This is a FIR LPF, with -30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.12kb
    • 提供者:吴健宇
  1. filter_verilog.rar

    0下载:
  2. 用verilog实现的低通滤波器,输入输出精度为64位,并附有测试程序。,Use verilog to achieve a low-pass filter, input and output accuracy of 64, together with testing procedures.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:81.38kb
    • 提供者:周峰
  1. filter

    0下载:
  2. 如何利用verilog设计数字滤波器 包含低通滤波器,带通滤波器,高通滤波器.-how to design a digit filter with Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.09mb
    • 提供者:jefferson
  1. FIR

    0下载:
  2. Quartus II中滤波器的设计,里面含有高通滤波器,低通滤波器,带阻滤波器,主要用于滤除心电信号中的干扰-Quartus II filter design, which contains a high-pass filter, low-pass filter, band stop filter, mainly used for filtering of ECG signal interference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-28
    • 文件大小:3.21mb
    • 提供者:
  1. 48taps_fir

    0下载:
  2. 成形滤波可以在调制后对调制波以带通滤波方式完成,也可以在调制前对基带以低通滤波方式完成,两者的效果是相同的。在现代全数字调制解调器中,成形滤波器大都采用数字滤波器来实现。由于对基带信号进行数字滤波更为方便,因此成形滤波普遍采用基带数字滤波方案。-Shaping filter can be modulated by the modulation wave band-pass filtering is accomplished, it can before the modulation baseba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:90.33kb
    • 提供者:尤恺元
  1. fir

    0下载:
  2. verilogHDL编写的低通滤波器模块,在ISE软件中仿真过-verilogHDL prepared by low-pass filter module, in the ISE simulation software have been
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:138.93kb
    • 提供者:李晶
  1. AltrFir32

    0下载:
  2. 借助于altera公司的IP核,在FPGA中使用dspbuilder实现32位低通FIR滤波器功能,-Altera With the company
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:9.41kb
    • 提供者:齐磊
  1. rmfilter

    0下载:
  2. 低通滤波器在QUARTUS7.0开发环境下的文本与框图结合的实现方法的源代码-Low-pass filter QUARTUS7.0 development environment in the text and diagram combination of methods to achieve source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:9.85kb
    • 提供者:Rebecca
  1. lpf

    0下载:
  2. 实现低通采样功能的vhdl代码,可在quartus里运行。-The achievement of low-pass function vhdl sample code can be run in quartus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.22kb
    • 提供者:
  1. TheDesignofFIRFilterBasedonFPGA

    0下载:
  2. 从分析FIR 数字滤波器的原理和设计方法入手,主要针对基于FPGA 实现数字滤波器乘法器的算法进行了比较研究,并通过一个8 阶FIR 低通滤波器的具体设计,简要分析比较了几种算法的优越性和缺点,从而充分发掘和利用FPGA 的高速特性。-From the analysis of FIR digital filter design theory and approach, mainly based on the realization of digital filter FPGA multiplie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:6.08mb
    • 提供者:xxxmmmccc
  1. IIR_Filter

    0下载:
  2. 一个简要的低通滤波程序IIR Filter QuartusII7-IIR Filter QuartusII7
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:590byte
    • 提供者:张然
  1. firfilter

    0下载:
  2. FIR滤波器:自定滤波器的类型(低通,高通或带通)、设计指标(通带截止频率、通带波纹、阻带截止频率、阻带衰减) 1、根据指标选择合适的窗函数,用窗口设计法设计符合指标的FIR滤波器;并验证其性能是否满足预定指标。 -FIR filters: Custom filter types (low pass, high pass or band-pass), design specifications (passband cutoff frequency, passband ripple, st
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.68kb
    • 提供者:milijly
  1. 111

    0下载:
  2. Xilinx单片机 通过低通滤波实现示波器XY双通道输出点并且控制运动轨迹程序
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.84kb
    • 提供者:汪涛
  1. 224

    0下载:
  2. 直接数字合成器中贝塞尔低通滤波器设计。非常适应-Direct digital synthesizer Bessel low-pass filter design. Is to adapt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:216.76kb
    • 提供者:柏玉梅
  1. FirAlgs

    0下载:
  2. 本代码用C语言实现了有限冲击响应低通滤波器的设计。-The code used C language to implement low-pass finite impulse response filter design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.75kb
    • 提供者:陈树亮
  1. 滤波器实验报告

    1下载:
  2. 设计一个 1MHz 的 FIR 低通滤波器。 要求: ① 时钟信号频率 16MHz; ② 输入信号位宽 8bits,符号速率 16MHz ③ 要求在 Matlab 软件中进行 FIR 滤波器浮点和定点仿真,并确定 FIR 滤波器抽头系数 ④ 写出测试仿真程序。(Design a 1MHz FIR low pass filter. Requirements: (1) clock signal frequency 16MHz; (2) input signal bit width
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2019-06-10
    • 文件大小:334kb
    • 提供者:羊羊驼
« 12 3 4 5 »
搜珍网 www.dssz.com